PCT/ IB 0 3 / 0 6 2 1 9

日本国特許庁 22 DEC 2003 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2002年12月27日

REC'D 07 JAN 2004
WIPO PCT

出 願 番 号 Application Number:

特願2002-382426

[ST. 10/C]:

[JP2002-382426]

出 顯 人 Applicant(s):


コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年10月21日

今井康



【書類名】 特許願

【整理番号】 PHJP020030

【あて先】 特許庁長官 殿

【国際特許分類】 H01F 5/00

【発明者】

【住所又は居所】 兵庫県神戸市西区高塚台4丁目3番1号 フィリップス

モバイルディスプレイシステムズ神戸株式会社内

【氏名】 萩野 修司

【発明者】

【住所又は居所】 兵庫県神戸市西区高塚台4丁目3番1号 フィリップス

モバイルディスプレイシステムズ神戸株式会社内

【氏名】 安居 勝

【特許出願人】

【識別番号】 590000248

【氏名又は名称】 コーニンクレッカ フィリップス エレクトロニクス

エヌ ヴィ

【代理人】

【識別番号】 100087789

【弁理士】

【氏名又は名称】 津軽 進

【選任した代理人】

【識別番号】 100114753

【弁理士】

【氏名又は名称】 宮崎 昭彦

【選任した代理人】

【識別番号】 100121083

【弁理士】

【氏名又は名称】 青木 宏義

【手数料の表示】

【予納台帳番号】 060624

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9813318

【包括委任状番号】 0001373

【包括委任状番号】 0201655

【プルーフの要否】 要

6.1

【書類名】

明細書

【発明の名称】

階調電圧出力装置

【特許請求の範囲】

【請求項1】 画像信号が入力されることにより、階調電圧を出力する階調電圧出力装置であって、

前記階調電圧出力装置が、

複数の階調電圧を有する階調電圧群を出力する階調電圧群出力部であって、データ線の選択期間に対応する階調電圧群出力期間に前記複数の階調電圧を順次に出力する階調電圧群出力部を複数有する階調電圧群出力手段と、

前記複数の階調電圧群出力部から出力された前記階調電圧群が入力される複数の階調電圧群入力部を有し、前記複数の階調電圧群入力部の各々に入力された前記階調電圧群を切替自在に選択し、前記選択した階調電圧群を出力する階調電圧群選択手段と、

前記階調電圧群選択手段が出力した前記階調電圧群が有する前記複数の階調電圧のうち、前記階調電圧出力装置が出力すべき階調電圧を選択する階調電圧選択手段と、

を備えたことを特徴とする階調電圧出力装置。

【請求項2】 前記階調電圧群出力手段が、前記複数の階調電圧群出力部の各々が出力する前記階調電圧群を発生する階調電圧群発生手段を有することを特徴とする請求項1に記載の階調電圧出力装置。

【請求項3】 前記画像信号が複数のビットで構成され、

前記階調電圧群発生手段が、前記複数のビットが取り得るビットパターンの数と同数の階調電圧を発生し、

前記階調電圧群出力手段が、前記階調電圧群発生手段が発生した階調電圧を、 前記階調電圧群出力期間に、前記複数の階調電圧群出力部から振り分けて出力す ることを特徴とする請求項2に記載の階調電圧出力装置。

【請求項4】 前記階調電圧群選択手段が、前記複数のビットのうちの少なくとも最上位ビットを含む上位ビットのビットパターンに基づいて、前記複数の階調電圧群入力部のうちの1つの階調電圧群入力部を選択し、前記選択した1つ

の階調電圧群入力部に入力された前記階調電圧群を出力し、

前記階調電圧選択手段が、前記複数のビットのうちの少なくとも最下位ビットを含む下位ビットのビットパターンに基づいて、前記階調電圧群選択手段が出力した前記階調電圧群が有する前記複数の階調電圧から、前記階調電圧出力装置が出力すべき階調電圧を選択することを特徴とする請求項3に記載の階調電圧出力装置。

【請求項5】 前記画像信号が複数のビットで構成され、

前記階調電圧群出力手段が、前記複数のビットが取り得るビットパターンの数よりも少ない数の階調電圧を、前記階調電圧群出力期間に、前記複数の階調電圧 群出力部から振り分けて出力することを特徴とする請求項1に記載の階調電圧出力装置。

【請求項6】 前記階調電圧群出力手段が、

複数の基準電圧を有する基準電圧群を出力する基準電圧群出力部であって、前 記選択期間に対応する基準電圧群出力期間に前記複数の基準電圧を順次に出力す る基準電圧群出力部を複数有する基準電圧群出力段と、

前記複数の基準電圧群出力部のうちの2つの基準電圧群出力部が出力する2つの基準電圧群を選択する基準電圧群選択段とを備え、

前記階調電圧群出力手段が、前記基準電圧群選択段が選択した前記2つの基準 電圧群に基づいて、前記複数のビットが取り得るビットパターンの数よりも少な い数の階調電圧を、前記階調電圧群出力期間に、前記複数の階調電圧群出力部か ら振り分けて出力することを特徴とする請求項5に記載の階調電圧出力装置。

【請求項7】 前記基準電圧群選択段が、前記複数のビットのうちの少なくとも最上位ビットを含む上位ビットのビットパターンに基づいて、前記2つの基準電圧群を選択し、

前記階調電圧群選択手段が、前記複数のビットのうちの中間位ビットのビットパターンに基づいて、前記複数の階調電圧群入力部のうちの1つの階調電圧群入力部を選択し、前記選択した1つの階調電圧群入力部に入力された前記階調電圧群を出力し、

前記階調電圧選択手段が、前記複数のビットのうちの少なくとも最下位ビット

を含む下位ビットのビットパターンに基づいて、前記階調電圧群選択手段が出力 した前記階調電圧群が有する前記複数の階調電圧から、前記階調電圧出力装置が 出力すべき階調電圧を選択するごとを特徴とする請求項6に記載の階調電圧出力 装置。

【請求項8】 前記複数の基準電圧群のうちの少なくとも1つの基準電圧群が、前記階調電圧群として使用されることを特徴とする請求項6又は7に記載の階調電圧出力装置。

【請求項9】 前記階調電圧群出力期間が、第1の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第1の階調電圧出力期間と、第2の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第2の階調電圧出力期間とを有することを特徴とする請求項1乃至8のうちのいずれか1項に記載の階調電圧出力装置。

【請求項10】 前記第1の階調電圧出力期間は、前記第2の階調電圧出力期間に対して先行し、前記第1の階調電圧出力期間が前記第2の階調電圧出力期間よりも長いことを特徴とする請求項9に記載の階調電圧出力装置。

【請求項11】 前記画像信号が複数のビットから構成され、

前記画像信号が所定のビットパターンを有し、

前記複数の階調電圧群出力部のうちの第1の階調電圧群出力部が、前記連続する複数のフレーム期間のうちの1つ又は幾つかのフレーム期間に、第1の階調電 圧群を出力し、

前記複数の階調電圧群出力部のうちの第2の階調電圧群出力部が、前記連続する複数のフレーム期間のうちの残りのフレーム期間に、第2の階調電圧群を出力 し、

前記第1の階調電圧群が、前記所定のビットパターンに対応した理想階調電圧よりも小さい下位階調電圧と、前記所定のビットパターンに対応した理想階調電圧よりも大きい上位階調電圧とのうちの一方の階調電圧を含む複数の階調電圧を有し、

前記第2の階調電圧群が、前記下位階調電圧と前記上位階調電圧とのうちの他 方の階調電圧を含む複数の階調電圧を有し、 前記階調電圧群出力手段が、前記1つ又は幾つかのフレーム期間に前記第1の 階調電圧群出力部から前記第1の階調電圧群を出力し、前記残りのフレーム期間 に前記第2の階調電圧群出力部から前記第2の階調電圧群を出力し、

前記階調電圧群選択手段が、前記1つ又は幾つかのフレーム期間に前記第1の 階調電圧群を選択し、前記残りのフレーム期間に前記第2の階調電圧群を選択し

前記階調電圧選択手段が、前記階調電圧群選択手段が前記第1の階調電圧群を 選択した場合、前記階調電圧出力装置が出力すべき階調電圧として前記一方の階 調電圧を選択し、前記階調電圧群選択手段が前記第2の階調電圧群を選択した場 合、前記階調電圧出力装置が出力すべき階調電圧として前記他方の階調電圧を選 択することを特徴とする請求項1又は2に記載の階調電圧出力装置。

【請求項12】 前記階調電圧群出力期間が、第1の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第1の階調電圧出力期間と、第2の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第2の階調電圧出力期間とを有することを特徴とする請求項11に記載の階調電圧出力装置。

【請求項13】 前記第1の階調電圧出力期間は、前記第2の階調電圧出力期間に対して先行し、前記第1の階調電圧出力期間が前記第2の階調電圧出力期間よりも長いことを特徴とする請求項12に記載の階調電圧出力装置。

【請求項14】 前記階調電圧出力装置が、複数の画像信号からなる一連の画像信号を処理する画像信号処理手段を備え、

前記画像信号処理手段が、前記複数の画像信号の各々の最下位ビットが前記第2の論理である場合、前記複数の画像信号のうちの1つ又は幾つかの画像信号を、ビットパターンが変更されていないビットパターン同一信号として出力し、一方、前記複数の画像信号のうちの残りの画像信号を、ビットパターンが変更されたビットパターン変更信号として出力し、

前記階調電圧群選択手段が、前記階調電圧群選択手段に、前記ビットパターン 同一信号の複数ビットのうちの前記最下位ビットを除く上位ビットを表す第1の 上位ビット信号が入力された場合、前記1つ又は幾つかのフレーム期間に、前記 第1の階調電圧群を選択し、前記階調電圧群選択手段に、前記ビットパターン変 更信号の複数ビットのうちの前記最下位ビットを除く上位ビットを表す第2の上 位ビット信号が入力された場合、前記残りのフレーム期間に、前記第2の階調電 圧群を選択し、

前記階調電圧選択手段が、前記1つ又は幾つかのフレーム期間には、前記一方の階調電圧を選択し、前記残りのフレーム期間には、前記他方の階調電圧を選択することを特徴とする請求項12又は13に記載の階調電圧出力装置。

【請求項15】 前記階調電圧出力装置が、

最大階調電圧又は最小階調電圧の理想階調電圧よりも小さい又は大きい追加の 階調電圧を出力する追加電圧出力手段と、

前記階調電圧群選択手段を前記階調電圧選択手段に接続する第1の接続モードと、前記追加電圧出力手段を前記階調電圧選択手段に接続する第2の接続モードとを切替自在に実行する接続切替手段とを備え、

前記画像信号処理手段が、最大階調電圧又は最小階調電圧に対応する画像信号が入力された場合、前記1つ又は幾つかのフレーム期間では前記接続切替手段に前記第1の接続モードを実行させ、前記残りのフレーム期間では前記接続切替手段に前記第2の接続モードを実行させる旨の切替制御信号を出力することを特徴とする請求項14に記載の階調電圧出力装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、画像信号が入力されることにより、階調電圧を出力する階調電圧出力装置に関する。

[0002]

【従来の技術】

近年、カラー画像を表示する携帯電話等のモバイル装置が急速に普及しており、それに伴って、より多階調の画像を表示することが要求されている。

[0003]

【発明が解決しようとする課題】

画像をより多階調で表示するためには、より多くの階調電圧を発生し、その発生した階調電圧の中から、画像信号に対応する階調電圧を出力することができる階調電圧出力装置が必要となる。従って、発生させるべき階調電圧が多くなるに従って、階調電圧出力装置の占有面積が増大し、モバイル装置の小型化が困難であるという問題がある。

[0004]

本発明は、上記の事情に鑑み、小型化が図られた階調電圧出力装置を提供することを目的とする。

[0005]

【課題を解決するための手段】

上記目的を達成する本発明の階調電圧出力装置は、画像信号が入力されることにより、階調電圧を出力する階調電圧出力装置であって、上記階調電圧出力装置が、複数の階調電圧を有する階調電圧群を出力する階調電圧群出力部であって、データ線の選択期間に対応する階調電圧群出力期間に上記複数の階調電圧を順次に出力する階調電圧群出力部を複数有する階調電圧群出力手段と、上記複数の階調電圧群出力部から出力された上記階調電圧群が入力される複数の階調電圧群入力部を有し、上記複数の階調電圧群入力部の各々に入力された上記階調電圧群を切替自在に選択し、上記選択した階調電圧群を出力する階調電圧群選択手段と、上記階調電圧群選択手段が出力した上記階調電圧群が有する上記複数の階調電圧のうち、上記階調電圧出力装置が出力すべき階調電圧を選択する階調電圧選択手段とを備えたことを特徴とする。

[0006]

本発明の階調電圧出力装置は階調電圧群出力手段を備えている。この階調電圧 群出力手段は複数の階調電圧群出力部を有しており、複数の階調電圧群の各々は 、データ線の選択期間に対応する階調電圧群出力期間に、複数の階調電圧を出力 する。従って、本発明では、階調電圧群出力手段に必要な階調電圧群出力部の数 は、階調電圧群出力手段が出力すべき階調電圧の数よりも少なくて済み、階調電 圧群出力手段の小型化が図られる。また、本発明の階調電圧出力装置は、複数の 階調電圧群入力部を有する階調電圧群選択手段を備えている。この複数の階調電 圧群入力部には、複数の階調電圧群出力部から出力された階調電圧群が入力される。従って、1個の階調電圧群入力部には複数の階調電圧が入力される。このため、階調電圧群選択手段に必要とされる階調電圧群入力部は、階調電圧群出力手段が階調電圧群出力期間に出力する階調電圧の数よりも少なくて済み、階調電圧群選択手段の小型化が図られる。

[0007]

上記階調電圧群出力手段は、上記複数の階調電圧群出力部の各々が出力する上 記階調電圧群を発生する階調電圧群発生手段を有することができる。

[0008]

また、本発明の階調電圧出力装置は、上記画像信号が複数のビットで構成され、上記階調電圧群発生手段が、上記複数のビットが取り得るビットパターンの数と同数の階調電圧を発生し、上記階調電圧群出力手段が、上記階調電圧群発生手段が発生した階調電圧を、上記階調電圧群出力期間に、上記複数の階調電圧群出力部から振り分けて出力するように構成することができる。

[0009]

このような構成によって、階調電圧群出力手段は、階調電圧群発生手段が発生することができる全ての階調電圧を、階調電圧群出力期間に出力することができる。

[0010]

また、本発明の階調電圧出力装置は、上記階調電圧群選択手段が、上記複数のビットのうちの少なくとも最上位ビットを含む上位ビットのビットパターンに基づいて、上記複数の階調電圧群入力部のうちの1つの階調電圧群入力部を選択し、上記選択した1つの階調電圧群入力部に入力された上記階調電圧群を出力し、上記階調電圧選択手段が、上記複数のビットのうちの少なくとも最下位ビットを含む下位ビットのビットパターンに基づいて、上記階調電圧群選択手段が出力した上記階調電圧群が有する上記複数の階調電圧から、上記階調電圧出力装置が出力した上記階調電圧群が有する上記複数の階調電圧から、上記階調電圧出力装置が出力した上記階調電圧を選択するように構成することができる。

[0011]

このような構成によって、階調電圧出力装置は、画像信号に対応した階調電圧

を出力することができる。

[0012]

また、本発明の階調電圧出力装置は、上記画像信号が複数のビットで構成され、上記階調電圧群出力手段が、上記複数のビットが取り得るビットバターンの数よりも少ない数の階調電圧を、上記階調電圧群出力期間に、上記複数の階調電圧群出力部から振り分けて出力してもよい。この場合、上記階調電圧群出力手段が、複数の基準電圧を有する基準電圧群を出力する基準電圧群出力部であって、上記選択期間に対応する基準電圧群出力期間に上記複数の基準電圧を順次に出力する基準電圧群出力部を複数有する基準電圧群出力段と、上記複数の基準電圧群出力部のうちの2つの基準電圧群出力部が出力する2つの基準電圧群選択とが選択した上記2つの基準電圧群に基づいて、上記複数のビットが取り得るビットパターンの数よりも少ない数の階調電圧を、上記階調電圧群出力期間に、上記複数の階調電圧群出力部から振り分けて出力するように構成することができる。

[0013]

このような構成によって、階調電圧群出力手段は、階調電圧群発生手段が発生することができる一部の階調電圧を、階調電圧群出力期間に出力することができる。

[0014]

ここで、上記基準電圧群選択段が、上記基準電圧群選択段が、上記複数のビットのうちの少なくとも最上位ビットを含む上位ビットのビットパターンに基づいて、上記2つの基準電圧群を選択し、上記階調電圧群選択手段が、上記複数のビットのうちの中間位ビットのビットパターンに基づいて、上記複数の階調電圧群入力部のうちの1つの階調電圧群入力部を選択し、上記選択した1つの階調電圧群入力部に入力された上記階調電圧群を出力し、上記階調電圧選択手段が、上記複数のビットのうちの少なくとも最下位ビットを含む下位ビットのビットパターンに基づいて、上記階調電圧群選択手段が出力した上記階調電圧群が有する上記複数の階調電圧から、上記階調電圧出力装置が出力すべき階調電圧を選択するように構成することができる。

[0015]

このような構成によって、階調電圧出力装置から、画像信号に対応した階調電圧を出力することができる。

[0016]

また、本発明の階調電圧出力装置は、上記複数の基準電圧群のうちの少なくとも1つの基準電圧群が、上記階調電圧群として使用されることが好ましい。

[0017]

基準電圧群を階調電圧群として使用することによって、階調電圧群出力装置を 更に小型にすることができる。

[0018]

ここで、上記階調電圧群出力期間が、第1の論理の最下位ビットを有する画像 信号に対応した階調電圧を出力する第1の階調電圧出力期間と、第2の論理の最 下位ビットを有する画像信号に対応した階調電圧を出力する第2の階調電圧出力 期間とを有することができ、この場合、上記第1の階調電圧出力期間は、上記第 2の階調電圧出力期間に対して先行し、上記第1の階調電圧出力期間が上記第2 の階調電圧出力期間よりも長いことが好ましい。

[0019]

第1の階調電圧出力期間が第2の階調電圧出力期間よりも長いことによって、より高品質の画像を表示することが可能となる。

[0020]

また、本発明の階調電圧出力装置は、上記画像信号が複数のビットから構成され、上記画像信号が所定のビットパターンを有し、上記複数の階調電圧群出力部のうちの第1の階調電圧群出力部が、上記連続する複数のフレーム期間のうちの1つ又は幾つかのフレーム期間に、第1の階調電圧群を出力し、上記複数の階調電圧群出力部のうちの第2の階調電圧群出力部が、上記連続する複数のフレーム期間のうちの残りのフレーム期間に、第2の階調電圧群を出力し、上記第1の階調電圧群が、上記所定のビットパターンに対応した理想階調電圧よりも小さい下位階調電圧と、上記所定のビットパターンに対応した理想階調電圧よりも大きい上位階調電圧とのうちの一方の階調電圧を含む複数の階調電圧を有し、上記第2

の階調電圧群が、上記下位階調電圧と上記上位階調電圧とのうちの他方の階調電圧を含む複数の階調電圧を有し、上記階調電圧群出力手段が、上記1つ又は幾つかのフレーム期間に上記第1の階調電圧群出力部から上記第1の階調電圧群を出力し、上記残りのフレーム期間に上記第2の階調電圧群出力部から上記第2の階調電圧群を出力し、上記階調電圧群選択手段が、上記1つ又は幾つかのフレーム期間に上記第1の階調電圧群を選択し、上記残りのフレーム期間に上記第2の階調電圧群を選択し、上記階調電圧選択手段が、上記階調電圧群選択手段が上記第1の階調電圧群を選択した場合、上記階調電圧出力装置が出力すべき階調電圧として上記一方の階調電圧を選択し、上記階調電圧群選択手段が上記第2の階調電圧群選択した場合、上記階調電圧群選択手段が上記第2の階調電圧群選択した場合、上記階調電圧出力装置が出力すべき階調電圧として上記他方の階調電圧を選択するように構成することもできる。

[0021]

このような構成では、連続する複数のフレーム期間を利用して高品質の画像を 表示させることができる。

[0022]

ここで、上記階調電圧群出力期間が、第1の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第1の階調電圧出力期間と、第2の論理の最下位ビットを有する画像信号に対応した階調電圧を出力する第2の階調電圧出力期間とを有することができ、この場合、上記第1の階調電圧出力期間は、上記第2の階調電圧出力期間に対して先行し、上記第1の階調電圧出力期間が上記第2の階調電圧出力期間よりも長いことが好ましい。

[0023]

第1の階調電圧出力期間が第2の階調電圧出力期間よりも長いことによって、 より高品質の画像を表示することが可能となる。

[0024]

また、本発明の階調電圧出力装置は、上記階調電圧出力装置が、複数の画像信号からなる一連の画像信号を処理する画像信号処理手段を備え、上記画像信号処理手段が、上記複数の画像信号の各々の最下位ビットが上記第2の論理である場合、上記複数の画像信号のうちの1つ又は幾つかの画像信号を、ビットパターン

が変更されていないビットパターン同一信号として出力し、一方、上記複数の画像信号のうちの残りの画像信号を、ビットパターンが変更されたビットパターン変更信号として出力し、上記階調電圧群選択手段が、上記階調電圧群選択手段に、上記ビットパターン同一信号の複数ビットのうちの上記最下位ビットを除く上位ビットを表す第1の上位ビット信号が入力された場合、上記1つ又は幾つかのフレーム期間に、上記第1の階調電圧群を選択し、上記階調電圧群選択手段に、上記ビットパターン変更信号の複数ビットのうちの上記最下位ビットを除く上位ビットを表す第2の上位ビット信号が入力された場合、上記残りのフレーム期間に、上記第2の階調電圧群を選択し、上記階調電圧選択手段が、上記1つ又は幾つかのフレーム期間には、上記一方の階調電圧を選択し、上記残りのフレーム期間には、上記他方の階調電圧を選択するように構成することができる。

[0025]

このような構成によって、より高品質の画像を表示することが可能となる。

[0026]

また、本発明の階調電圧出力装置は、上記階調電圧出力装置が、最大階調電圧 又は最小階調電圧の理想階調電圧よりも小さい又は大きい追加の階調電圧を出力 する追加電圧出力手段と、上記階調電圧群選択手段を上記階調電圧選択手段に接 続する第1の接続モードと、上記追加電圧出力手段を上記階調電圧選択手段に接 続する第2の接続モードとを切替自在に実行する接続切替手段とを備え、上記画 像信号処理手段が、最大階調電圧又は最小階調電圧に対応する画像信号が入力さ れた場合、上記1つ又は幾つかのフレーム期間では上記接続切替手段に上記第1 の接続モードを実行させ、上記残りのフレーム期間では上記接続切替手段に上記 第2の接続モードを実行させる旨の切替制御信号を出力することが好ましい。

[0027]

このような構成によって、最大階調電圧又は最小階調電圧に対応する画像をより高品質に表示することが可能となる。

[0028]

【発明の実施の形態】

以下、本発明の実施形態について、本発明の階調電圧出力装置を液晶表示装置

に適用した例について説明するが、本発明の階調電圧出力装置は、液晶表示装置 以外の画像表示装置にも適用することができる。

[0029]

[第1実施形態]

この第1実施形態には、後述する階調電圧群出力手段600が有する32個の出力部Out1乃至Out32の各々に2つの階調電圧を出力させることによって、図1に示す液晶表示装置1に64階調の表示をさせることができる例が記載されている。

[0030]

図1は、液晶表示装置1の概略ブロック図である。

[0031]

この液晶表示装置1は階調電圧出力装置6を有している。この階調電圧出力装置6には6ビットの画像信号Siが入力される。階調電圧出力装置6は、この画像信号Siが入力されると、その画像信号Siのビットパターンが表す階調電圧を出力する。階調電圧出力装置6が出力した階調電圧は、映像ライン5、ソースドライバ4及びソースバスBs(本発明にいうデータ線に相当する)を経由して表示部2の各画素に供給され、この結果表示部2に画像が表示される。

[0032]

図2は、図1に示す液晶表示装置1が備えている階調電圧出力装置6の概略構成図である。

[0033]

この階調電圧出力装置 6 は、6 4 レベルの階調電圧 V 1 乃至 V 6 4 を発生することができる階調電圧群出力手段 6 0 0 を備えている。この階調電圧群出力手段 6 0 0 は3 2 個の階調電圧群出力部0ut 1 乃至0ut 3 2 を有している。更に、この階調電圧群出力手段 6 0 0 は電源回路 6 0 と、直列接続された抵抗 R 1 乃至 R 3 1 を有する抵抗チェーン 6 1 とを備えている。この電源回路 6 0 と抵抗チェーン 6 1 とにより発生した電圧が、階調電圧群出力手段 6 0 0 の出力部0ut 1 乃至0ut 3 2 から出力される。尚、この電源回路 6 0 と抵抗チェーン 6 1 とを合わせたものが、本発明にいう階調電圧群発生手段に相当する。

[0034]

図3は、階調電圧群出力手段600の出力部Out1乃至Out32から出力される階調電圧群G1乃至G32を示すグラフである。図3には、フレーム期間Fにおいて、ソースバスの1つの選択期間Psに対応する階調電圧群出力期間Pvに、出力部Out1乃至Out32が出力する階調電圧群G1乃至G32の電圧波形が概略的に示されている。尚、図3では、説明の便宜上、これらの階調電圧群G1乃至G32の電圧値は、表示部2の共通電極(図示せず)に供給される電圧値との差の絶対値で示してあることに注意されたい。

[0035]

階調電圧群出力手段600の電源回路60(図2参照)は、階調電圧群G1とG32とを発生する。階調電圧群G1は階調電圧V1及びV2を有し、一方、階調電圧群G32は階調電圧V63及びV64を有する。階調電圧群G1は、階調電圧群出力期間Pvに階調電圧群出力手段600の出力部Out 1から出力され、一方、階調電圧群G32は、階調電圧群出力期間Pvに階調電圧群出力手段600の出力部Out32から出力される。階調電圧群出力期間Pvは、奇数階調期間Po(本発明にいう第1の階調電圧出力期間に相当する)と偶数階調期間Pe(本発明にいう第2の階調電圧出力期間に相当する)とほ数階調期間Pe(本発明にいう第2の階調電圧出力期間に相当する)とに分けられている。階調電圧群G1の階調電圧V1は奇数階調期間Poに出力され、一方、階調電圧V2は偶数階調期間Poに出力される。更に、階調電圧甲G32の階調電圧V63は奇数階調期間Poに出力され、一方、階調電圧V63は奇数階調期間Poに出力され、一方、階調電圧V64は偶数階調期間Poに出力される。階調電圧V2は階調電圧V1よりムVだけ小さい値に設定され、階調電圧V64も階調電圧V63よりムVだけ小さい値に設定され、階調電圧

[0036]

また、電源回路 6 0 が発生した階調電圧群 G 1 及び G 3 2 は、階調電圧群出力手段 6 0 0 の出力部 Out 1 及び Out 3 2 から出力されるとともに、抵抗チェーン 6 1 の両端に印加される。この抵抗チェーン 6 1 に階調電圧群 G 1 と G 3 2 とが印加されることによって、この抵抗チェーン 6 1 が階調電圧群 G 2 乃至 G 3 1 を発生する。この発生した階調電圧群 G 2 乃至 G 3 1 は、階調電圧群出力手段 6 0 0 の出力部 Out 2 乃至 Out 3 1 から出力される。従って、階調電圧群出力手段 6 0 0

は、階調電圧群出力部0ut 1 乃至0ut 3 2 から階調電圧群G 1 乃至G 3 2 を出力することができる。奇数階調期間P o では、抵抗チェーン6 1 の両端に階調電圧V 1 及びV 6 3 が印加され、この結果、抵抗チェーン6 1 は階調電圧V 1 とV 6 3 との間の階調電圧V 3 、V 5 、・・・、V 5 9 、V 6 1 を発生する。従って、階調電圧群出力手段6 0 の出力部0ut 1 乃至0ut 3 2 から、奇数レベルの3 2 個の階調電圧V 2n-1 (n=1、2、…、x、x+1、…、3 2) が出力される。つまり、奇数階調期間P o では、6 4 レベルの階調電圧O5 ちの半分の階調電圧V2O1 のみが出力される。

[0037]

一方、偶数階調期間 Peでは、抵抗チェーン 61の両端に階調電圧 V2及び V64が印加され、この結果、抵抗チェーン V61は、階調電圧 V26 V64 V64 V65 で、、 V67 で、 V68 で、 V69 で、 V69 で 発生する。 従って、 階調電圧 群出力手段 V69 の出力部 V61 の可能 V61 の可能 電圧 V61 のの出力部 V62 の以 V63 のの出力 V63 ので V64 を発生する。 V65 のの出力 V66 のの出力 V67 で V69 の V69 で V69 の V69 で V69 の V69 で V69 で

[0038]

上述したように、出力部0ut 1 から偶数階調期間 P e に出力される階調電圧 V 2 は奇数階調期間 P o に出力される階調電圧 V 1 より Δ V だけ小さい値に設定され、出力部0ut 3 2 から偶数階調期間 P e に出力される階調電圧 V 6 4 も奇数階調期間 P o に出力される階調電圧 V 6 3 より Δ V だけ小さい値に設定されている。従って、その他の出力部0utから偶数階調期間 P e に出力される階調電圧も、奇数階調期間 P o に出力される階調電圧より Δ V だけ小さい値となる。この値 Δ V は、偶数レベルの階調電圧 V 2 x が、奇数レベルの階調電圧 V 2 x -1 と V 2 (x+1)-1 との間に位置するように選択されている。従って、出力部0ut 1 乃至0ut 3 2 の各々は、階調電圧群出力期間 P v 内に、2 つの階調電圧を出力する。この結果、階調電圧群出力手段 6 0 0 が有する出力部0ut 1 乃至0ut 3 2 は 3 2 個であるが、階調電圧群出力手段 6 0 0 は、階調電圧群出力期間 P v が終了するまでに、6 4 レベルの階調電圧の全てを出力することができる。

[0039].

また、階調電圧出力装置6はセレクタ62を備えている。このセレクタ62(

本発明にいう階調電圧群選択手段に相当する)は、階調電圧群出力手段600の 32個の出力部Out1乃至Out32に対応して、32個の階調電圧群入力部In1乃 至In32を備えている。階調電圧群出力手段600の32個の出力部Out1乃至0 ut32から出力された階調電圧群G1乃至G32は、セレクタ62の対応する入 力部In1乃至In32に入力される。また、このセレクタ62には、画像信号Si を構成する6ビットのうち、最上位ビットMSB(Most Significant Bit)を含 む上位5ビットFHB (Five Highmost Bits) を表す上位ビット信号Sfが入力 される。セレクタ62は、32個の入力部In1乃至In32のうち、上位ビット信 号Sfが表す上位5ビットのビットパターンに対応する1つの入力部を選択し、 この選択した入力部に入力された階調電圧群を出力する。上位ビット信号Sfは 25=32通りのビットパターンを取り得るため、セレクタ62は、上位ビット 信号Sfが表す上位5ビットのビットパターンに応じて、32個の入力部In1乃 至In32の各々を選択することができる。従って、画像信号の6ビットのうちの・ 上位5ビットのビットパターンに変更が無ければ、その6ビットのうちの最下位 ビットが"0"であるか"1"であるかとは無関係に、セレクタ62は同じ入力 部を選択する。

[0040]

[0041]

以上説明したようにして、階調電圧出力装置6が構成される。

[0042]

以下、この階調電圧出力装置6の動作を具体的に説明する。この動作の説明に

あたっては、(1)表示部2に画像信号Si"000010"が表す画像を表示する場合、及び(2)表示部2に画像信号Si"000011"が表す画像を表示する場合の階調電圧出力装置6の動作を取り上げて説明する。

[0043]

(1)表示部 2 に画像信号 S i "0 0 0 0 1 0"が表す画像を表示する場合この場合、階調電圧出力装置 6 に "0 0 0 0 1 0"の画像信号 S i が入力される。この入力された画像信号"0 0 0 0 1 0"の上位 5 ビット"0 0 0 0 1"を表す上位ビット信号 S f はセレクタ 6 2 に入力され、一方、最下位ビット"0"を表す最下位ビット信号 S lsbはスイッチ 6 3 に入力される。

[0044]

セレクタ62に入力された信号Sfは"00001"であるので、セレクタ62は、32個の入力部In1乃至In32のうち、上位5ビット"00001"のビットパターンに対応した入力部In2を選択する。従って、セレクタ62は、選択された入力部In2に入力された階調電圧群G2をスイッチ63に出力する。階調電圧群G2は、図3に示すように、奇数階調期間Poにおいては階調電圧V3であるため、セレクタ62は、奇数階調期間Poの間、階調電圧V3をスイッチ63に出力する。一方、奇数階調期間Poの間、階調電圧V3をスイッチ63に出力する。一方、奇数階調期間Poの間、階調電圧V3をスイッチ63に出力する。

[0045]

スイッチ63に入力される信号Slsbは"0"であるため、スイッチ63は、階調電圧群出力期間Pvのうち奇数階調期間Poは閉じた状態であるが、偶数階調期間Peは開いた状態になる。この結果、奇数階調期間Poにセレクタ62が出力した階調電圧V3は映像ライン5に供給されるが、一方、偶数階調期間Peにセレクタ62が出力した階調電圧V4は、スイッチ63が開いているため映像ライン5には供給されない。従って、画像信号Siが"000010"の場合、セレクタ62は階調電圧V3とV4との両方を出力するが、映像ライン5には階調電圧V3のみが供給される。この映像ライン5に供給された階調電圧V3は、ソースドライバ4を経由して選択期間Psの間にソースバスBsに供給される。

図3を参照しながら説明したように、階調電圧V3は、選択期間Psに対応する階調電圧群出力期間Pvの奇数階調期間Poに、階調電圧群出力手段600から出力される。従って、階調電圧V3は、ソースバスBsの選択期間Psの間にソースバスBsに供給される。このソースバスBsに供給された階調電圧V3は、ゲートバスBgにより選択されている表示部2の画素に供給される。このようにして、表示部2に、画像信号"000010"が表す画像を表示することができる。

[0046]

(2)表示部 2 に画像信号 S i "000011"が表す画像を表示する場合 この場合、階調電圧出力装置 6 に画像信号 S i "000011"が入力される 。この入力された画像信号 "000011"の上位 5 ビット '00001'を表 す上位ビット信号 S f はセレクタ 6 2 に入力され、一方、最下位ビット '0'を 表す最下位ビット信号 S lsbはスイッチ 6 3 に入力される。

[0047]

[0048]

このように、階調電圧出力装置6に画像信号"000011"が供給された場合は、画像信号"000010"が供給された場合と同様に、セレクタ62は階調電圧V3及びV4を出力する。しかしながら、階調電圧出力装置6に画像信号"000011"が入力された場合、スイッチ63に入力される信号S1sbは"1"であるため、スイッチ63は、奇数階調期間Poだけでなく偶数階調期間Peも閉じた状態になる。従って、階調電圧V3が映像ライン5に供給された後、階調電圧V4も映像ライン5に供給される。この映像ライン5に供給された階調電圧V3及びV4は、ソースドライバ4を経由して選択期間Psの間にソースバスBsに供給される。図3を参照しながら説明したように、これら階調電圧V3

及びV4は、選択期間Psに対応する階調電圧群出力期間Pvに、階調電圧群出力手段600から出力される。従って、ソースバスBsの選択期間Psの間に、階調電圧V3とV4との両方がソースバスBsに供給される。このソースバスBsに供給された階調電圧V3及びV4は、ゲートバスBgにより選択されている表示部2の画素に供給される。この画素には、階調電圧V3及びV4のうち、最初に階調電圧V3が供給されるが、続いて階調電圧V4が供給される。このようにして、表示部2に、画像信号"000011"が表す画像を表示することができる。

[0049]

上記の説明では、表示部2に画像信号Si"000010"及び"000011"が表す画像を表示する場合について記載したが、他のビットパターンを有する画像信号についても、同様に説明することができる。

[0050]

このように、階調電圧出力装置 6 は、入力された画像信号 S i の最下位ビットが '1' であるか '0' であるかに応じてスイッチ 6 3 の開閉を制御するため、画像信号 S i のビットパターンに対応した階調電圧を出力することができる。

[0051]

この階調電圧出力装置 6 は、階調電圧群出力手段 6 0 0 の出力部Out 1 乃至Out 3 2 の各々から 2 つの階調電圧を出力することによって、合計 6 4 個の階調電圧を出力させている。つまり、階調電圧群出力手段 6 0 0 に必要な出力部の数は、出力すべき階調電圧の数の半分で済む。従って、階調電圧群出力手段 6 0 0 に 6 4 個の階調電圧に対応して出力部Outを 6 4 個設ける必要は無く、階調電圧群出力手段 6 0 0 の小型化が図られる。

[0052]

また、セレクタ62に必要な入力部In1乃至In32の総数は、階調電圧群出力手段600の出力部Out1乃至Out32の総数と同じ32個である。従って、セレクタ62が、入力部In1乃至In32の切替えに必要とするスイッチの数も32個で済む。これによって、セレクタ62に64個の階調電圧に対応してスイッチを64個も備える必要が無く、セレクタ62の小型化が図られる。

[0053]

また、本実施形態では、各階調電圧群出力期間Pvの奇数階調期間Poの長さ はできるだけ長いことが好ましいことに注意すべきである。この理由を説明する ために、ソースバスBsの或る選択期間において画素Pix1に階調電圧Vαを供給 した後に、このソースバスBsの次の選択期間において隣接画素Pix2に階調電圧 Vβを供給する場合について考える。この場合、ソースバスΒςの電位は或る選 択期間に階調電圧 Vαに対応した電位に到達し、次の選択期間に階調電圧 Vαか らVBに対応した電位に変化する。従って、表示部2は、或る選択期間において 階調電圧 Vαに対応した画像を表示し、次の選択期間において階調電圧 Vβに対 応した画像を表示する。表示部2が良好な品質の画像を表示できるようにするた めには、或る選択期間において階調電圧 Vαに対応した電位に到達していたソー スバスBsの電位が、次の選択期間が終了するまでに階調電圧 $V\alpha$ から $V\beta$ に対 応した電位に変化しなければならない。もし、階調電圧 Vαと Vβとの差が小さ い場合(例えば、階調電圧V1及びV2)、次の選択期間におけるソースバスの 電位変化量も小さいため、ソースバスBsの電位は、階調電圧VaからVaに対 応した電位に瞬時に変化する。しかしながら、階調電圧 $V \alpha \in V \beta \in S$ との差が大き い場合(例えば、階調電圧V1及びV63)、次の選択期間におけるソースバス の電位変化量も大きいため、奇数階調期間 P o があまり短すぎると、ソースバス Bsの電位が階調電圧 $V\alpha$ から $V\beta$ に対応した電位に変化する前に、ソースバス Bsへの階調電圧Vβの供給が終了してしまう。この場合、表示部2が表示する 画像の品質が劣化する。

[0054]

そこで、このような画質の劣化を防止するためには、奇数階調期間 Po をできるだけ長くすることが好ましい。奇数階調期間 Po が長ければ長いほど、次の選択期間内にソースバス Bs に供給されるべき階調電圧 Vs の供給期間も長くすることができるため、階調電圧 Vs と Vs との差が大きくても、ソースバス Bs の電位を階調電圧 Vs に対応する電位に到達させることができる。

[0055]

尚、奇数階調期間Poを長くすると、それに応じて偶数階調期間Peを短くし

なければならない。従って、偶数階調期間Peの階調電圧V2xがソースバスBsに供給される期間は、奇数階調期間Poの階調電圧V2x-1がソースバスBsに供給される期間よりも短くなる。しかしながら、ソースバスBsには、偶数階調期間Peの階調電圧V2xが供給される直前まで、奇数階調期間Poの階調電圧V2x-1が供給されており、この階調電圧V2x-1とV2xとの差はごく僅かである。従って、偶数階調期間Peが短くても、ソースバスBsの電位は階調電圧V2x-1からV2xに対応した電位に瞬時に到達する。従って、偶数階調期間Peが奇数階調期間Poより短くても特に問題は生じないことに注意されたい。

[0056]

尚、本実施形態は、64レベルの階調電圧V1乃至V64を出力することができる階調電圧出力装置6を取り上げて説明されている。しかしながら、本発明は、64レベルの階調電圧V1乃至V64を出力することができる階調電圧出力装置に限られることは無く、例えば、512レベルの階調電圧V1乃至V512を出力することができる階調電圧出力装置にも適用できることに注意されたい。

[0057]

[第2実施形態]

図4は、本発明の第2実施形態の階調電圧出力装置6を示す概略構成図である

[0058]

図4に示す階調電圧出力装置6について、図2に示す階調電圧出力装置6との相違点を中心に説明する。

[0059]

図4に示す階調電圧出力装置6は、64レベルの階調電圧V1乃至V64を発生することができる階調電圧群出力手段700を備えている。図2に示す階調電圧群出力手段600は32個の階調電圧群出力部0ut1乃至0ut32を有していたが、図4に示す階調電圧群出力手段700は4個の階調電圧群出力部0ut1乃至0ut4を有していることに注意されたい。

[0060]

図4に示す階調電圧群出力手段700は基準電圧群出力段701を有している

。この基準電圧群出力段701は9個の基準電圧群出力部OutA乃至OutIを有している。更に、この基準電圧群出力段701は電源回路70と、直列接続された抵抗R1乃至R8を有する抵抗チェーン71とを備えている。この電源回路70と抵抗チェーン71とにより発生した電圧が、基準電圧群出力段701の基準電圧群出力部OutA乃至OutIから出力される。

[0061]

図5は、図4に示す基準電圧群出力段701の個の基準電圧群出力部OutA乃至OutIが出力する基準電圧群Ga乃至Giを示すグラフである。図5には、フレーム期間Fにおいて、ソースバスの1つの選択期間Psに対応する基準電圧群出力期間Prvに、基準電圧群出力部OutA乃至OutIが出力する電圧群の電圧波形が概略的に示されている。尚、図5では、説明の便宜上、これらの電圧群の電圧値は、図1に示す表示部2の共通電極(図示せず)に供給される電圧値との差の絶対値で示してあることに注意されたい。

[0062]

電源回路 70(図4参照)は、階調電圧 V1と V2とを有する基準電圧群 Gaと、階調電圧には使用されない非階調電圧 Vaと Vbとを有する基準電圧群 Giとを発生する。非階調電圧 Va及び Vbは階調電圧として使用される電圧ではなく、基準電圧群出力段 701の8個の基準電圧群出力部 Out A乃至 Out Hから出力することができない階調電圧を後段の抵抗チェーン 73で発生させるために使用される電圧であることに注意されたい。

[0063]

基準電圧群Gaは、基準電圧群出力期間Prvに基準電圧群出力段701の出力部OutAから出力され、一方、基準電圧群Giは、基準電圧群出力期間Prvに基準電圧群出力段701の出力部OutIから出力される。基準電圧群出力期間Prvは、基準奇数階調期間Proと基準偶数階調期間Proに出力されている。基準電圧群Gaの階調電圧V1は基準奇数階調期間Proに出力され、一方、階調電圧V2は基準偶数階調期間Proに出力される。更に、基準電圧群Giの非階調電圧Vaは基準奇数階調期間Proに出力され、一方、非階調電圧Vbは基準偶数階調期間Proに出力され、一方、非階調電圧Vbは基準偶数階調期間Proに出力され、一方、非階調電圧Vbは基準偶数階調期間Proに出力される。階調電圧V2は階調電圧V1よりΔVだけ

小さい値に設定され、非階調電圧Vbも非階調電圧Vaより ΔVだけ小さい値に 設定されている。

[0064]

また、電源回路70が発生した基準電圧群Ga及び基準電圧群Giは、基準電圧群出力段701の基準電圧群出力部OutA及びOutIから出力されるとともに、抵抗チェーン71の両端に印加される。この抵抗チェーン71に基準電圧群Gaと基準電圧群Giとが印加されることによって、この抵抗チェーン71が基準電圧群Gb乃至Ghを発生する。この発生した基準電圧群Gb乃至Ghは、基準電圧群出力段701の出力部OutB乃至OutHから出力される。従って、基準電圧群出力段701は、基準電圧群出力部OutA乃至OutIから基準電圧群Ga乃至Giを出力することができる。基準奇数階調期間Proでは、抵抗チェーン71の両端に階調電圧V1及び非階調電圧Vaが印加され、この結果、抵抗チェーン71は階調電圧V1と非階調電圧Vaとの間の階調電圧V9、V17、V25、V33、V41、V49及びV57を発生する。従って、基準電圧群出力段701の8個の基準電圧群出力部OutA乃至OutHから、奇数レベルの8個の階調電圧V1、V9、V17、V25、V33、V41、V49及びV57が出力され、基準電圧群出力部OutA乃至OutHから、奇数レベルの8個の階調電圧V1、V9、V17、V25、V33、V41、V49及びV57が出力され、基準電圧群出力部OutIから、非階調電圧Vaが出力される。

[0065]

一方、基準偶数階調期間Preでは、抵抗チェーン71の両端に階調電圧V2及び非階調電圧Vbが印加され、この結果、抵抗チェーン71は、階調電圧V2と非階調電圧Vbとの間の階調電圧V10、V18、V26、V34、V42、V50及びV58を発生する。従って、基準電圧群出力段701の8個の基準電圧群出力部OutA乃至OutHから、偶数レベルの8個の階調電圧V2、V10、V18、V26、V34、V42、V50及びV58が出力され、基準電圧群出力部OutIから、非階調電圧Vbが出力される。

[0066]

上述したように、出力部OutAから基準偶数階調期間Preに出力される階調電 EV2は基準奇数階調期間Proに出力される階調電EV1より ΔVだけ小さい 値に設定され、出力部OutIから基準偶数階調期間Preに出力される非階調電圧 V b も基準奇数階調期間 P r o に出力される非階調電圧 V a よ b Δ V だけ小さい値に設定されている。従って、その他の出力部OutB乃至OutHから基準偶数階調期間 P r e に出力される階調電圧も、奇数階調期間 P r o に出力される階調電圧より Δ V だけ小さい値となる。

[0067]

基準電圧群出力段701は、基準奇数階調期間Proに、奇数レベルの8個の階調電圧V8n-7(n=1乃至8の整数)と非階調電圧Vaとを出力し、更に、基準偶数階調期間Preに、偶数レベルの8個の階調電圧V8n-6(n=1乃至8の整数)と非階調電圧Vbとを出力する。非階調電圧Va及びVbは階調電圧として使用されない電圧であるため、基準電圧群出力段701は、64個の階調電圧V1乃至V64のうち、16個の階調電圧V8n-7及びV8n-6(n=1乃至8の整数)を出力する。図4に示す階調電圧群出力手段700は、残りの48個の階調電圧を発生できるようにするために、更に以下のような構成を有する。

[0068]

階調電圧群出力手段700はセレクタ72を有している。このセレクタ72(本発明にいう基準電圧群選択段に相当する)は、基準電圧群出力段701の9個の基準電圧群出力部0utA乃至0utIに対応して、9個の基準電圧群入力部1nA乃至1nIを備えている。基準電圧群出力段701の基準電圧群出力部0utA乃至1nIを備えている。基準電圧群出力段701の基準電圧群出力部1nA乃至1nIに入力された電圧群は、セレクタ72の対応する基準電圧群入力部1nA乃至1nIに入力される。また、このセレクタ72には、画像信号Siを構成する6ビットのうち、最上位ビットMSBを含む上位3ビットTHB(Three Highmost Bits)を表す上位ビット信号Stが入力される。セレクタ72は、基準電圧群入力部1nA乃至1nIのうち、上位ビット信号1tが表す上位11 ビットのビットパターンに対応する隣接する12 つの入力部のペアを選択し、この選択した12 つの入力部のペアに入力された電圧群を、出力部11 のは、12 のの表がら電圧群13 のの入力部のペアに入力された電圧群を、出力部11 のは、13 のの表準電圧群入力部11 を有しているため、降接する13 つの入力部は、14 のの基準電圧群入力部11 を有しているため、「解接する15 つの入力部は、16 のまで17 の、18 のに、19 個の基準電圧群入力部11 のに、11 のに、11 のに、11 のに、12 のに、13 のに、14 のに、15 のに、16 のに、16 のに、16 のに、16 のに、17 のに、18 のに、19 のに、19 のに、11 のに、11 のに、12 のに、13 のに、14 のに、15 のに、15 のに、15 のに、16 のに、16 のに、17 のに、17 のに、18 のに、19 のに、19 のに、11 のに、11 のに、12 のに、13 のに、14 のに、15 のに

[0069]

また、階調電圧群出力手段 700 は抵抗チェーン 73 を有している。セレクタ 72 が出力した電圧群 $G\alpha$ 及び $G\beta$ はこの抵抗チェーン 73 の両端に印加され、この結果、抵抗分割によって抵抗チェーン 73 は階調電圧群 G2、 G3 及び G4 を発生する。これら階調電圧群 G2、 G3 及び G4 はそれぞれ階調電圧群出力部 G20 の G3 及び G4 はそれぞれ階調電圧群出力部 G40 の G40

[0070]

図6は、階調電圧群出力手段700の4つの出力部Out1乃至Out4それぞれから出力される階調電圧群の一例を示すグラフである。図6には、セレクタ72が2つの基準電圧群入力部InH及びInIを選択した場合に、フレーム期間Fの階調電圧群出力期間Pvに出力部Out1乃至Out4から出力される階調電圧群G1乃至G4の電圧波形が概略的に示されている。尚、図6では、説明の便宜上、これらの階調電圧群G1乃至G4の電圧値は、表示部2の共通電極(図示せず)に供給される電圧値との差の絶対値で示してあることに注意されたい。

[0071]

セレクタ72が2つの基準電圧群入力部InH及びInIを選択すると、セレクタ72は、入力部InHに入力した基準電圧群G h を出力部G α から電圧群G α として出力するとともに、入力部InIに入力した基準電圧群G i を出力部G β から電圧群G β として出力する。電圧群G α (=G h) は、階調電圧群出力期間P v に、階調電圧群出力手段700の出力部Out 1 から階調電圧群G 1 として出力される。階調電圧群出力期間P v は、奇数階調期間P o (本発明にいう第1の階調電圧出力期間に相当する)と偶数階調期間P e (本発明にいう第2の階調電圧出力期間に相当する)とに分けられている。階調電圧群G 1 (=G h) の階調電圧V 5 7 は奇数階調期間P o に出力され、一方、階調電圧V 5 8 は偶数階調期間P o に出力される。

[0072]

また、セレクタ72から出力された電圧群Ga(=Gh)及びGβ(=Gi)は抵抗チェーン73の両端に印加される。この抵抗チェーン73に電圧群Ga(=Gh)とGβ(=Gi)とが印加されることによって、この抵抗チェーン73が階調電圧群G2乃至G4を発生する。この発生した階調電圧群G2乃至G4は、階調電圧群出力手段700の出力部0ut2万至0ut4から出力される。従って、階調電圧群出力手段700は、4つの階調電圧群出力部0ut1万至0ut4から、階調電圧出力期間Pv に階調電圧群G1万至G4を出力することができる。奇数階調期間Poでは、抵抗チェーン73の両端に階調電圧V57及び非階調電圧V2が印加され、この結果、抵抗チェーン73は階調電圧V57と非階調電圧V2が印加され、この結果、抵抗チェーン73は階調電圧V57と非階調電圧V2から間の階調電圧V59、V61及びV63が出力されるような値に設定されていることに注意されたい)。従って、奇数階調期間P0には、階調電圧群出力手段700の出力部Out1万至Out4から、奇数V40の階調電圧V57、V59、V61及V03が出力される。

[0073]

一方、偶数階調期間Peでは、抵抗チェーン73の両端に階調電圧V58及び Vbが印加され、この結果、抵抗チェーン73は、階調電圧V58と非階調電圧 Vbとの間の階調電圧V60、V62及びV64を発生する(ここで、非階調電圧Vbは、階調電圧群出力手段700から階調電圧V60、V62及びV64が出力されるような値に設定されていることに注意されたい)。従って、階調電圧群出力手段700の出力部Out 1 乃至Out 4 から、偶数レベルの4種類の階調電圧V58、V60、V62及びV64が出力される。

[0074]

セレクタ72の出力部 $Out\ \alpha$ から出力される階調電圧V58は階調電圧V57より Δ Vだけ小さい値に設定され(図5参照)、出力部 $Out\ \beta$ から出力される非階調電圧Vbも非階調電圧Vaより Δ Vだけ小さい値に設定されている。従って、階調電圧群出力手段700の4つの出力部 $Out\ 1$ 乃至 $Out\ 4$ が偶数階調期間Peに出力する階調電圧V58、V60、V62及びV64は、奇数階調期間Poに出力する階調電圧V57、V59、V61及びV63より Δ Vだけ小さい値となる。

[0075]

以上説明したようにして、階調電圧群出力手段700は、8個の階調電圧V57万至V64を出力することができる。

[0076]

上記の例では、セレクタ72が入力部InH及びInIのペアを選択した場合について説明した。しかしながら、セレクタ72が、別の出力部のペアを選択した場合も同様に説明することができる。例えば、セレクタ72が、入力部InA及びInBのペアを選択した場合、セレクタ72は出力部Out α から基準電圧群 G a (階調電圧V1及びV2)を出力し、出力部Out β から基準電圧群 G b (階調電圧V9及びV10)を出力する。この場合、出力部Out α から出力された基準電圧群 G a (階調電圧V1及びV2)は階調電圧群出力手段700の出力部Out 1 から出力されるが、一方、出力部Out β から出力された基準電圧群 G b (階調電圧V9及びV10)は、階調電圧群出力手段700の4つの出力部Out 1 乃至Out 4 からは出力されない。しかしながら、基準電圧群 G a (階調電圧V1及びV2)及び基準電圧群 G b (階調電圧V9及びV10)が抵抗チェーン73の両端に印加されることによって、階調電圧群出力手段700の4つの出力部Out 1 乃至Out 4 から

[0077]

階調電圧群出力手段700が出力した階調電圧は、セレクタ74に入力される。このセレクタ74(本発明にいう階調電圧群選択手段に相当する)は、階調電圧群出力手段700の4個の出力部Out 1 乃至Out 4 に対応して、4個の階調電圧群入力部In 1 乃至In 4 を備えている。階調電圧群出力手段700の4個の出力部Out 1 乃至Out 4 から出力された階調電圧群G 1 乃至G 4 は、セレクタ74の対応する入力部In 1 乃至In 4 に入力される。また、このセレクタ62には、画像信号Siを構成する6ピットのうち、中間位2ピットTIB(Two Immediate Bits)を表す中間位ピット信号Stibが入力される。セレクタ74は、4個の入力部In 1 乃至In 4 のうち、中間位ピット信号Stibが表す中間位2ピットのビットパターンに対応する1 つの入力部を選択し、この選択した入力部に入力された階調電圧群を出力する。中間位ピット信号Stibが表す中間位2ピットのとリトパターンに応じて、4個の入力部In 1 乃至In 4 の各々を選択することができる。従って、画像信号の6ピットのうちの中間位2ピットのビットパターンに変更が無ければ、セレクタ74は同じ入力部を選択する。

[0078]

また、階調電圧出力装置 6 は、セレクタ 7 4 と映像ライン 5 とが接続されるか否かを切り替えるスイッチ 7 5 (本発明にいう階調電圧選択手段に相当する)を備えている。このスイッチ 7 5 の開閉は、画像信号 S i の 6 ビットのうち、最下位ビット L S B を表す最下位ビット信号 S I sbによって制御される。最下位ビットが"1"の場合、スイッチ 7 5 は、各階調電圧群出力期間 P v を通じて閉じた状態である。一方、最下位ビットが"0"の場合、スイッチ 7 5 は、各階調電圧群出力期間 P v のうち奇数階調期間 P o は閉じた状態であるが、偶数階調期間 P e は開いた状態になる。

[0079]

以上説明したようにして、階調電圧出力装置6が構成される。

[0080]

以下、この階調電圧出力装置6の動作を具体的に説明する。この動作の説明にあたっては、(1)表示部2に画像信号Si"111110"が表す画像を表示する場合、及び(2)表示部2に画像信号Si"111111"が表す画像を表示する場合の階調電圧出力装置6の動作を取り上げて説明する。

[0081]

(1)表示部2に画像信号Si"111110"が表す画像を表示する場合 この場合、階調電圧出力装置6に"111110"の画像信号Siが入力され る。この入力された画像信号"111110"の上位3ビット"111"を表す 上位ビット信号Stがセレクタ72に入力される。

[0082]

セレクタ72に入力された信号Stは"111"であるので、セレクタ72は、基準電圧群入力部InA乃至InIのうち、"111"のビットパターンに対応した 2つの入力部InH及びInIのペアを選択する。従って、セレクタ72は、入力部InH Hに入力された基準電圧群Ghを出力部Out α から出力し、一方、入力部InIに入力された基準電圧群Giを出力部Out β から出力する。基準電圧群Gh は、図 5 に示すように、基準奇数階調期間Proにおいて階調電圧V57、基準偶数階調期間Proにおいて階調電圧V57を出力し、基準偶数階調期間Proにおいて階調電圧V57を出力し、基準偶数階調期間Proにおいて階調電圧V57を出力し、基準偶数階調期間Proにおいて

階調電圧V58を出力する。また、基準電圧群Giは、図5に示すように、基準 奇数階調期間Proにおいて非階調電圧Va、基準偶数階調期間Proにおいて 非階調電圧Vbであるため、セレクタ73は、基準奇数階調期間Proにおいて 非階調電圧Vaを出力し、基準偶数階調期間Preにおいて非階調電圧Vbを出力する。

[0083]

セレクタ72は、出力部0ut α から基準電圧群Gh(階調電圧V57及びV58)を出力し、一方、出力部0ut β から基準電圧群Gi(非階調電圧Va及びVb)を出力する。従って、階調電圧群出力手段700の4つの出力部0ut 1万至0ut 4 は、図6を参照しながら説明したように階調電圧群G1(階調電圧V57及びV58)、階調電圧群G2(階調電圧V59及びV60)、階調電圧群G3(階調電圧V61及びV62)及び階調電圧群G4(階調電圧V63及びV64)を出力する。

[0084]

階調電圧群出力手段700の出力部Out 1万至Out 4から出力された階調電圧群 G 1万至G 4 は、セレクタ74に入力される。また、階調電圧出力装置6に供給された画像信号Siのビットパターンは"111110"であるため、セレクタ74に入力される中間位ビット信号Stibは"11"である。中間位ビット信号Stibが"11"の場合、セレクタ74は、4個の入力部In1万至In4のうち、"11"のビットパターンに対応した入力部In4を選択する。従って、セレクタ74は、選択された入力部In4に入力された階調電圧群G4をスイッチ75に出力する。階調電圧群G4は、図6に示すように、階調電圧V63及びV64であるため、セレクタ74は、奇数階調期間Poにおいて階調電圧V63をスイッチ75に出力し、一方、偶数階調期間Peにおいて階調電圧V64をスイッチ75に出力する。

[0085]

また、階調電圧出力装置 6 に供給される画像信号のビットパターンは"111110"であるため、スイッチ 7 5 に入力される最下位ビット信号 Slsbは"0"である。従って、スイッチ 7 5 は、奇数階調期間 Poは閉じた状態であるが、

偶数階調期間Peは開いた状態になる。この結果、奇数階調期間Poにセレクタ74が出力した階調電圧V63は映像ライン5に供給されるが、一方、偶数階調期間Peにセレクタ74が出力した階調電圧V64は、スイッチ75が開いているため映像ライン5には供給されない。従って、画像信号Siが"111110"の場合、セレクタ74は階調電圧V63とV64との両方を出力するが、映像ライン5には階調電圧V63のみが供給される。この映像ライン5に供給された階調電圧V63は、ソースドライバ4を経由して選択期間Psの間にソースバスBsに供給される。図6を参照しながら説明したように、階調電圧V63は、選択期間Psに対応する階調電圧群出力期間Pvの奇数階調期間Poに、階調電圧群出力手段700から出力される。従って、階調電圧V63は、ソースバスBsの選択期間Psの間にソースバスBsに供給される。このソースバスBsに供給された階調電圧V63は、ゲートバスBgにより選択されている表示部2の画素に供給される。従って、表示部2に、画像信号"111110"が表す画像を表示することができる。

[0086]

(2)表示部2に画像信号Si"111111"が表す画像を表示する場合この場合、階調電圧出力装置6に"111111"の画像信号Siが入力される。画像信号"111111"の上位ビット信号Stは、先に説明した画像信号"111110"の上位ビット信号Stと同一のビットパターン"111"を有する。従って、階調電圧群出力手段700の4つの出力部Out1乃至Out4は、図6を参照しながら説明したように階調電圧群G1(階調電圧V57及びV58)、階調電圧群G2(階調電圧V59及びV60)、階調電圧群G3(階調電圧V61及びV62)及び階調電圧群G4(階調電圧V63及びV64)を出力する。

[0087]

階調電圧群出力手段700の出力部Out1万至Out4から出力された階調電圧群G1万至G4は、セレクタ74に入力される。また、セレクタ74に供給される中間位ビット信号Stibは、先に説明した画像信号"111110"の中間位ビット信号Stibと同一のビットパターン"11"を有する。従って、セレクタ7

4は、奇数階調期間Poにおいて階調電圧V63をスイッチ75に出力し、一方、偶数階調期間Peにおいて階調電圧V64をスイッチ75に出力する。

[0088]

ここで、階調電圧出力装置6に供給される画像信号のビットバターンは"111111"であるため、スイッチ75に供給される最下位ビット信号Slsbは"1"であることに注意されたい。この場合、スイッチ75は、奇数階調期間Poだけでなく偶数階調期間Peも閉じた状態になる。従って、階調電圧V63が映像ライン5に供給された後、階調電圧V64も映像ライン5に供給される。この映像ライン5に供給された階調電圧V63及びV64は、ソースドライバ4を経由して選択期間Psの間にソースバスBsに供給される。図6を参照しながら説明したように、これら階調電圧V63及びV64は、選択期間Psに対応する階調電圧群出力期間Pvに、階調電圧群出力手段700から出力される。従って、ソースバスBsの選択期間Psの間に、階調電圧マ63とV64との両方がソースバスBsに供給される。このソースバスBsに供給される。このソースバスBsに供給される。このソースバスBsに供給される。このリースがスBsに供給される。このソースがスBsに供給される。この当素に供給される。

[0089]

上記の説明では、表示部2に画像信号Si"111110"及び"111111"が表す画像を表示する場合について記載したが、他のビットパターンを有する画像信号についても、同様に説明することができる。

[0090]

このような階調電圧出力装置6では、基準電圧群出力段701は9個の基準電圧群出力部OutA乃至OutIの各々から2つの階調電圧(又は2つの非階調電圧)を出力することによって、合計18個の基準電圧(階調電圧及び非階調電圧)を発生させている。つまり、基準電圧群出力段701に必要な出力部の数は、出力すべき基準電圧の数の半分で済む。従って、基準電圧群出力段701の小型化が図られる。

[0091]

また、基準電圧群出力段 7 0 1 に必要な出力部の数を半分にすることができるため、これに応じて、セレクタ 7 2 、抵抗チェーン 7 3 及びセレクタ 7 4 の小型化も図られる。特に、セレクタ 7 2 は、基準電圧群出力段 7 0 1 が出力した電圧を選択するのに必要なスイッチの数を半分にすることができ、セレクタ 7 4 は、階調電圧群出力手段 7 0 0 が出力した電圧を選択するのに必要なスイッチの数を半分にすることができるため、大幅な小型化が図られる。

[0092]

また、第2実施形態では、セレクタ72の出力部0ut α から出力される基準電圧群G α は、階調電圧群G 1 として使用される。このように、基準電圧群が階調電圧群を兼ねることによって、階調電圧群出力手段700を更に小型にすることができる。

[0093]

これまで、2つの階調電圧出力装置6(図2及び図4参照)の動作について記載したが、以下に、図1に示す液晶表示装置1が表示部2に表示する画像の品質について考察する。

[0094]

64個の階調電圧V1乃至V64それぞれを表示部2に供給すると、表示部2の透過率Tは各階調電圧に対応した透過率Tを示す。この透過率Tの値は、表示部2が表示する画像の品質に影響を与える。表示部2が良好な品質を有する画像を表示できるようにするためには、64個の階調電圧V1乃至V64それぞれを表示部2に供給したときに、表示部2の透過率が最良の品質を有する画像を表示することができる透過率(以下、「理想透過率」と呼ぶ)にできるだけ近い値を有することが重要である。理想透過率は、64個の階調電圧V1乃至V64それぞれによって異なるため、表示部2が良好な品質を有する画像を表示できるようにするには、64個の階調電圧V1乃至V64の各々を、理想透過率が得られるような階調電圧(以下、「理想階調電圧」という)にできるだけ近づければよい。例えば、図2に示す階調電圧出力装置6の場合、階調電圧V1乃至V64の値は抵抗チェーン61の抵抗R1乃至R31の値に依存するので、抵抗チェーン6

1の抵抗値R1乃至R31を調整することによって、64個の階調電圧V1乃至V64の各々を理想階調電圧に近づけることが可能である。しかしながら、図3に示す階調電圧出力装置6の場合、奇数レベルの階調電圧V2n-1と偶数レベルの階調電圧V2nとは、同時に発生するものではない。従って、奇数レベルの階調電圧V2n-1が理想階調電圧に一致するように抵抗チェーン61の抵抗R1乃至R31の値を設定すると、偶数レベルの階調電圧V2nが理想階調電圧からずれる。このずれが生じる理由について、図7を参照しながら具体的に説明する。

[0095]

図7は、表示部2のVーT特性を表すVーT曲線Cを示す図である。

[0096]

3 2 個の奇数レベルの階調電圧 V 2n-1が理想階調電圧に一致するように抵抗チ ェーン61の抵抗R1乃至R31の値を設定した場合、表示部2に階調電圧V2n -1が供給されたときの透過率Tは理想透過率に一致する(図7には、奇数レベル の階調電圧V2n-1のうち、代表して階調電圧V1、V3、V31、V33及びV 63が具体的に図示されている)。階調電圧群出力手段600は、奇数レベルの 階調電圧 V2n-1を出力した後、この階調電圧 V2n-1を Δ V だけ変化させて偶数レ ベルの階調電圧V2nを出力している(図3参照)。図7には、偶数レベルの階調 電圧V2nのうち、代表して階調電圧V2、V32及びV64が具体的に図示され ている。この A V の値を、例えば、階調電圧 V 3 2 が理想階調電圧に一致するよ うに選択した場合、VIT曲線Cが線形性を示す領域R1では、階調電圧V2nは 、理想階調電圧にほぼ一致する。しかしながら、V-T曲線Cが非線形性を示す 領域R2では、階調電圧V2nと理想階調電圧とのずれが大きくなる。例えば、階 調電圧V2の理想階調電圧V2iは、図7に示すように、階調電圧V1とV3と の間のやや階調電圧V3寄りに存在するのであるが、階調電圧群出力手段600 が実際に出力する階調電圧V2は階調電圧V1寄りに存在し、理想階調電圧V2 iに一致させることができない。また、階調電圧V64の理想階調電圧V64i は、図7に示すように、透過率Tが100%となる位置に存在するのであるが、 階調電圧群出力手段600が実際に出力する階調電圧V2は、階調電圧V63寄 りに存在し、理想階調電圧V64iに一致させることができない。




図7には、奇数レベルの階調電圧 V2n-1が理想階調電圧に一致するように抵抗 チェーン61の抵抗R1乃至R31の値が設定された場合について説明したが、 偶数レベルの階調電圧 V2nが理想階調電圧に一致するように抵抗チェーン61の 抵抗R1乃至R31の値が設定された場合も同様に説明できる。

[0098]

このように、図2に示す階調電圧出力装置6は、非線形性領域R2において階調電圧を理想階調電圧に近づけることは難しい。そこで、表示部2で表示される画像の品質をより良好にしたい場合は、以下に説明するような階調電圧出力装置6を使用することもできる。

[0099]

[第3実施形態]

図8は、本発明の第3実施形態の階調電圧出力装置6の概略構成図である。


[0100]

この階調電圧出力装置 6 は、連続する 4 つのフレーム期間を使って一つの画像を表示する FRC (フレームレートコントロール) 方式が採用される画像表示装置に使用できる。

[0101]

この階調電圧出力装置6は、64レベルの階調電圧V1乃至V64を発生することができる階調電圧群出力手段800を備えている。この階調電圧群出力手段800は、32個の階調電圧群出力部Out1乃至Out32と、理想階調電圧V64i(図7参照)に対応した画像を表示させるために追加された1個の電圧出力部OutADD(本発明にいう追加電圧出力手段に相当する)とを有している。更に、この階調電圧群出力手段800は電源回路80と、直列接続された抵抗R1乃至R32を有する抵抗チェーン81とを備えている。この電源回路80と抵抗チェーン81とにより発生した電圧が、階調電圧群出力手段800の出力部Out1乃至Out32及びOutADDから出力される。尚、この電源回路80と抵抗チェーン81とを合わせたものが、本発明にいう階調電圧群発生手段に相当する。

[0102]



[0103]

電源回路80(図8参照)は、第1の出力部P1から、階調電圧V1及びV2を有する階調電圧群G1と、階調電圧V1及び非階調電圧Vn1を有する混合電圧群Gmix1とを発生する。階調電圧V1及びV2は階調電圧として使用されるものであるが、非階調電圧Vn1は階調電圧として使用されるものではない。

[0104]

この階調電圧群G1及び混合電圧群Gmix1は、いずれも階調電圧群出力手段800の出力部Out1から出力される。しかしながら、階調電圧群G1は、4つの連続するフレーム期間F1乃至F4のうちの前半の2つのフレーム期間F1及びF2の階調電圧群出力期間Pvに出力部Out1から出力される。一方、混合電圧群Gmix1は、4つの連続するフレーム期間F1乃至F4のうちの後半の2つのフレーム期間F3及びF4の階調電圧群出力期間Pvに出力部Out1から出力される。各階調電圧群出力期間Pvは、奇数階調期間Po(本発明にいう第1の階調電圧出力期間に相当する)と偶数階調期間Po(本発明にいう第2の階調電圧出力期間に相当する)とに分けられている。階調電圧群G1の階調電圧V1は奇数階調期間Poに出力される。階調電圧V2は階調電圧V1は自動では出力される。階調電圧V2は階調電圧V1よりΔVだけ小さい値に設定されている。混合電圧群Gmix1の階調電圧V1は奇数階調期間Poに出力され、非階調電圧Vn1は個数階調期間Poに出力される。非階調電圧V1は時間電圧V1よりΔVだけ大きい値に設定されている。従って、前半の2つのフレーム期間F1及びF2では、偶数階調期間Peの階調電圧V2は奇数階調期間Poの階調電圧V1よりΔ



Vだけ小さいのに対して、後半の2つのフレーム期間F3及びF4では、偶数階 調期間Peの非階調電圧Vn1は奇数階調期間Poの階調電圧V1より ΔV だけ大きいことに注意されたい。

[0105]

更に、電源回路80(図8参照)は、第2の出力部P2から、非階調電圧Vn2及びVn3を有する非階調電圧群Gnonと、非階調電圧Vn2及び階調電圧V64'を有する混合電圧群Gmix2とを発生する。階調電圧V64'(本発明にいう最小階調電圧に相当する)は階調電圧として使用されるものであるが、非階調電圧Vn2及びVn3は階調電圧として使用されるものではない。この階調電圧V64'がどのようにして階調電圧として使用されるかについては後に詳述する。

[0106]

この非階調電圧群 Gnon及び混合電圧群 Gmix 2 は、いずれも階調電圧群出力手段800の出力部OutADDから出力される。しかしながら、非階調電圧群 Gnonは、4つの連続するフレーム期間F1乃至F4のうちの前半の2つのフレーム期間F1及びF2の階調電圧群出力期間Pvに、出力部OutADDから出力される。一方、混合電圧群 Gmix 2 は、4つの連続するフレーム期間F1乃至F4のうちの後半の2つのフレーム期間F3及びF4の階調電圧群出力期間Pvに、出力部OutADDから出力される。非階調電圧群 Gnonの非階調電圧Vn2は奇数階調期間Poに出力される。非階調電圧Vn3は県数階調期間Poに出力される。非階調電圧Vn3は非階調電圧Vn2よりΔVだけ小さい値に設定されている。混合電圧群 Gmix 2 の非階調電圧Vn2は奇数階調期間Poに出力され、階調電圧V64、は偶数階調期間Poに出力され、階調電圧V64、は偶数階調期間Poに出力される。階調電圧V64、は非階調電圧Vn2よりΔVだけ大きい値に設定されている。

[0107]

このように、電源回路80は、前半の2つのフレーム期間F1及びF2では電 圧群G1及びGnonを出力するが、後半の2つのフレーム期間F3及びF4では 電圧群Gmix1及びGmix2を出力することに注意されたい。以下に、電源回路8 0が電圧群G1及びGnonを出力する前半の2つのフレーム期間F1及びF2と 、電源回路80が電圧群G1及びGnonを出力する後半の2つのフレーム期間F 3及びF4とに分けて、図8及び図9の説明を続ける。

[0108]

前半の2つのフレーム期間F1及びF2に電源回路80が発生した電圧群G1 及びGnonは、階調電圧群出力手段800の出力部Out1及びOutADDから出力され るとともに、抵抗チェーン81の両端に印加される。この抵抗チェーン81に電 圧群G1とGnonとが印加されることによって、この抵抗チェーン81が階調電 圧群G2乃至G32を発生する。この発生した階調電圧群G2乃至G32は、階 調電圧群出力手段800の出力部Out2乃至Out32から出力される。従って、階 調電圧群出力手段800は、階調電圧群出力部Out 1 乃至Out 3 2 から階調電圧群 G1乃至G32を出力することができる。奇数階調期間Poでは、抵抗チェーン 81の両端に階調電圧V1及び非階調電圧Vn2が印加され、この結果、抵抗チ ェーン81は階調電圧V1と非階調電圧Vn2との間の階調電圧V3、V5、・ ・・、V61、V63を発生する。従って、階調電圧群出力手段800の出力部 Out 1 乃至Out 3 2 及びOut ADDから、奇数レベルの 3 2 個の階調電圧 V 2n-1 (n = 1乃至32の整数)及び非階調電圧Vn2が出力される。ここで、階調電圧V1 及び非階調電圧Vn2の値、並びに抵抗チェーン81の各抵抗R1乃至R32の 値は、奇数レベルの32種類の階調電圧V2n-1の各々が理想階調電圧に一致する ように選択されていることに注意されたい。

[0109]

一方、偶数階調期間Peでは、抵抗チェーン81の両端に階調電圧V2及び非階調電圧Vn3が印加され、この結果、抵抗チェーン81は、階調電圧V2と非階調電圧Vn3との間の階調電圧V4、V6、・・・、V62、V64を発生する。従って、階調電圧群出力手段800の出力部Out1乃至Out32及びOutADDから、偶数レベルの32種類の階調電圧V2n(n=1乃至32の整数)及び非階調電圧Vn3が出力される。

[0110]

上述したように、出力部Out 1 から偶数階調期間 P e に出力される階調電圧 V 2 は奇数階調期間 P o に出力される階調電圧 V 1 より Δ V だけ小さい値に設定さ

れ、出力部OutADDから偶数階調期間Peに出力される非階調電圧Vn3も奇数階 調期間Poに出力される非階調電圧Vn2より ΔVだけ小さい値に設定されてい る。従って、その他の出力部Outから偶数階調期間Peに出力される階調電圧も 、奇数階調期間 P o に出力される階調電圧より Δ V だけ小さい値となる。この Δ Vの値は、出力部Out 1 6 から出力される階調電圧V32が理想階調電圧V32 iに一致するように選択されている。従って、図7を参照しながら説明したよう に、線形性を示す領域R1では、階調電圧V2nは理想階調電圧にほぼ一致する。 しかしながら、非線形性を示す領域R2では、階調電圧V2nと理想階調電圧との ずれが大きくなる。例えば、図9に示すように、階調電圧V2の理想階調電圧V 2 i は、階調電圧 V 1 よりも α だけ小さいのであるが、偶数階調期間 P e に実際 に出力される階調電圧V2は階調電圧V1よりもΔVだけしか小さくないので、 階調電圧V2は理想階調電圧V2iよりもΔV2+だけ大きい。また、階調電圧 V64の理想階調電圧V64iは、階調電圧V63よりもβだけ小さいのである が、偶数階調期間Peに実際に出力される階調電圧V64は階調電圧V63より も Δ V だけしか小さくないので、階調電圧 V 6 4 は理想階調電圧 V 6 4 i よりも $\Delta V 6 4 + だけ大きい。$

[0111]

従って、前半の2つのフレーム期間F1及びF2において、奇数レベルの32個の階調電圧V2n-1(n=1乃至32の整数)、及び線形性を示す領域R1内に存在する偶数レベルの階調電圧V2nは、理想階調電圧にほぼ一致する。しかしながら、非線形性を示す領域R2では、階調電圧V2nは理想階調電圧よりも大きくなっている。

[0112]

次に、電源回路80が電圧群G1及びGnonを出力する後半の2つのフレーム期間F3及びF4について説明する。

[0113]

後半の2つのフレーム期間F3及びF4に電源回路80が発生した電圧群Gmi x1及びGmix2(図8及び図9参照)は、階調電圧群出力手段800の出力部Ou t1及びOutADDから出力されるとともに、抵抗チェーン81の両端に印加される 。この抵抗チェーン81に電圧群電圧群Gmix1とGmix2とが印加されることによって、この抵抗チェーン81が階調電圧群G2'乃至G32'を発生する。この発生した階調電圧群G2'乃至G32'は、階調電圧群出力手段800の出力部Out2乃至Out32から出力される。従って、階調電圧群出力手段800は、階調電圧群出力部Out1乃至Out32から電圧群Gmix1乃至G32'を出力し、電圧出力部OutADDから電圧群Gmix2をすることができる。後半の2つのフレーム期間F3及びF4の奇数階調期間Poでは、前半の2つのフレーム期間F1及びF2と同様に、抵抗チェーン81の両端に階調電圧V1及び非階調電圧Vn2が印加され、この結果、抵抗チェーン81は階調電圧V1と非階調電圧Vn2が印加され、この結果、抵抗チェーン81は階調電圧V1と非階調電圧Vn2との間の階調電圧V3、V5、・・・、V61、V63を発生する。

[0114]

一方、偶数階調期間Peでは、抵抗チェーン81の両端に非階調電圧Vn1及び階調電圧V64'が印加され、この結果、抵抗チェーン81は、非階調電圧Vn1と階調電圧V64'との間の階調電圧V2'、V4、・・・、V60'、V62'を発生する。従って、階調電圧群出力手段800の出力部Out1乃至Out32及びOutADDから、非階調電圧Vn1と偶数レベルの32種類の階調電圧V2n'(n=1乃至32の整数)とが出力される。

[0115]

上述したように、後半の2つのフレーム期間F3及びF4において、出力部Outl から偶数階調期間Peに出力される非階調電圧Vn1は、奇数階調期間Poに出力される階調電圧V1よりΔVだけ大きい値に設定され、出力部OutADDから偶数階調期間Peに出力される階調電圧V64'も奇数階調期間Poに出力される非階調電圧Vn2よりΔVだけ大きい値に設定されている。この結果、その他の出力部Outから偶数階調期間Peに出力される階調電圧も、奇数階調期間Poに出力される階調電圧よりΔVだけ大きい値となる。従って、前半の2つのフレーム期間F1及びF2では、偶数階調期間Peに出力される電圧が、奇数階調期間Poに出力される電圧よりもΔVだけ小さいのに対して、後半の2つのフレーム期間F3及びF4では、偶数階調期間Peに出力される電圧は奇数階調期間Poに出力される電圧よりもΔVだけ大きいことに注意されたい。

[0116]

後半の2つのフレーム期間F3及びF4では、この Δ Vの値は、出力部Out 1 7から出力される階調電圧V32,が理想階調電圧V32iに一致するように選択されている。従って、図7を参照しながら説明したように、線形性を示す領域R1では、階調電圧V2n'は理想階調電圧にほぼ一致する。しかしながら、非線形性を示す領域R2では、階調電圧V2n'と理想階調電圧とのずれが大きくなる。例えば、図9に示すように、階調電圧V2'の理想階調電圧V2iは、階調電圧V3よりも γ だけ大きいのであるが、偶数階調期間Peに実際に出力される階調電圧V2'は階調電圧V1よりも Δ Vだけしか大きくないので、階調電圧V2'は理想階調電圧V2iよりも Δ Vだけしかっまた、階調電圧V64'の理想階調電圧V64iは、非階調電圧V1とりも Δ どだけ大きいのであるが、偶数階調期間Peに実際に出力される階調電圧V64'は階調電圧V63よりも Δ Vだけしか大きくないので、階調電圧V64'は理想階調電圧V64iよりも Δ Vだけしか大きくないので、階調電圧V64'は理想階調電圧V64iよりも Δ Vだけしか大きくないので、階調電圧V64'は理想階調電圧V64iよりも Δ Vだけしか大きくないので、階調電圧V64'は理想階調電圧V64iよりも Δ

[0117]

従って、後半の2つのフレーム期間F3及びF4において、奇数レベルの32個の階調電圧V2n-1(n=1乃至32の整数)、及び線形性を示す領域R1内に存在する偶数レベルの階調電圧V2n)は、理想階調電圧にほぼ一致する。しかしながら、非線形性を示す領域R2では、階調電圧V2n)(n=1乃至32の整数)は理想階調電圧よりも小さくなっている。

[0118]

図8に示す階調電圧群出力手段800は、4つの連続するフレーム期間F1乃至F4に渡って、上記のような電圧を出力するように構成されている。尚、階調電圧V2nが本発明にいう上位階調電圧に相当し、階調電圧V2n'が本発明にいう下位階調電圧に相当する。

[0119]

また、図8の階調電圧出力装置6は、画像信号Siを処理する画像信号処理回路82を備えている。この画像信号処理回路82は、6ビットの画像信号Siが入力される入力部82aと、6ビットの画像信号Siと同じビット幅を有する出

力信号Si'を出力する第1の出力部82bと、1ビットのビット幅を有する切替制御信号Scを出力する第2の出力部82cとを有する。この画像信号処理回路82は、画像信号処理回路82に入力された画像信号Siの最下位ビットが'0'の場合、入力された画像信号Siのビットパターンと同じビットパターンの出力信号Si'を第1の出力部82bから出力し、第2の出力部82cから'0'の切替制御信号Scを出力する。

[0120]

一方、画像信号処理回路82は、入力された画像信号Siの最下位ビットが '1'の場合、画像信号Siが4つのフレーム期間F1乃至F4のうちのどのフレーム期間に属しているかに応じて、以下のように画像信号Siを処理する。

[0121]

最下位ビット '1' を有する画像信号Siが、4つのフレーム期間F1乃至F4のうちの前半のフレーム期間F1又はF2に属している場合、画像信号処理回路82は、入力された画像信号Siのビットパターンと同じビットパターンの出力信号Si'を第1の出力部82bから出力し、第2の出力部82cから'0'の切替制御信号Scを出力する。

[0122]

ところが、最下位ビット '1' を有する画像信号Siが、後半のフレーム期間 F3及びF4に属している場合、画像信号処理回路82は、第1の出力部82 b から、画像信号Siに '10' が加算された信号を出力信号Si' として出力し、第2の出力部82 c から '0' の切替制御信号Scを出力する。例えば、画像信号Siが "00001" の場合、第1の出力部82 b から、ビットパターンが変更された "000011" の出力信号Si' が出力される。但し、画像信号処理回路82に入力された画像信号が "111111" の場合は、第1の出力部82 b から "00000" が出力信号Si' として出力され、第2の出力部82 c から '1' の切替制御信号Scが出力されることに注意されたい。

[0123]

尚、入力された画像信号Siのビットパターンと同じビットパターンの出力信号Si'が、本発明にいう「ビットパターン同一信号」に相当し、ビットパター

ンが変更された出力信号Si'が、本発明にいう「ビットパターン変更信号」に相当する。

[0124]

また、階調電圧出力装置6はセレクタ83を備えている。このセレクタ83(本発明にいう階調電圧群選択手段に相当する)は、階調電圧群出力手段800の 33個の出力部Out1乃至OutADDのうちの、32個の出力部Out1乃至Out32に 対応して、32個の階調電圧群入力部In1乃至In32を備えている。従って、階 調電圧群出力手段800の出力部Out1乃至Out32から出力された電圧は、セレ クタ83の対応する入力部In1乃至In32に入力されるが、階調電圧群出力手段 800の出力部OutADDから出力される電圧はセレクタ83に入力されないことに 注意されたい。また、このセレクタ83には、画像信号処理回路82から出力さ れた出力信号Si'を構成する6ビットのうち、最上位ビットMSBを含む上位 5ビットFHBを表す上位ビット信号Sf'が入力される。セレクタ83は、3 2個の入力部In1乃至In32のうち、上位ビット信号Sf'が表す上位5ビット のビットパターンに対応する1つの入力部を選択し、この選択した入力部に入力 された電圧群を出力部 8 3 a から出力する。上位ビット信号 S f' は $2^5 = 32$ 通りのビットパターンを取り得るため、セレクタ83は、上位ビット信号Sf' が表す上位5ビットのビットパターンに応じて、32個の入力部In1乃至In32 の各々を選択することができる。

[0125]

また、階調電圧出力装置 6 は、接続切替部 8 4 及びスイッチ 8 5 を備えている。接続切替部 8 4 は、画像信号処理回路 8 2 の出力部 8 2 c から出力された切替制御信号 S c によって制御される。一方、スイッチ 8 5 (本発明にいう階調電圧選択手段に相当する)は、画像信号処理回路 8 2 の出力部 8 2 b から出力された出力信号 S i'の最下位ビット L S B を表す最下位ビット信号 S l s b'により制御される。接続切替部 8 4 は、切替制御信号 S c が'0'の場合、セレクタ 8 3 の出力部 8 3 a をスイッチ 8 5 に接続し、切替制御信号 S c が'1'の場合、階調電圧群出力手段 8 0 0 の出力部 Out ADDをスイッチ 8 5 に接続するように、動作する。スイッチ 8 5 は、接続切替部 8 4 によりスイッチ 8 5 に接続されたセレク

タ83の出力部83 a 又は階調電圧群出力手段800の出力部OutADDと、映像ライン5とが接続されるか否かを切り替える。最下位ビット信号Slsb'が"1"の場合、スイッチ85は、各階調電圧群出力期間Pvを通じて閉じた状態である。一方、最下位ビット信号Slsb'が"0"の場合、スイッチ85は、各階調電圧群出力期間Pvのうち奇数階調期間Poは閉じた状態であるが、偶数階調期間Peは開いた状態になる。

[0126]

以上説明したようにして、階調電圧出力装置6が構成される。

[0127]

以下、この階調電圧出力装置6の動作を具体的に説明する。この動作の説明にあたっては、(1)表示部2に画像信号Si"011110"が表す画像を表示する場合、(2)表示部2に画像信号Si"011111"が表す画像を表示する場合、(3)表示部2に画像信号Si"00001"が表す画像を表示する場合の階調電圧出力装置6の動作を取り上げて説明する。

[0128]

(1)表示部2に画像信号Si"011110"が表す画像を表示する場合 【0129】

この場合、階調電圧出力装置 6 は、4 つのフレーム期間 F 1 乃至 F 4 の各々において、以下のように動作する。

[0130]

階調電圧群出力手段800は、先ず、4つのフレーム期間F1乃至F4のうちの最初のフレーム期間F1において、出力部out1乃至out32から階調電圧群G1乃至G32を出力するとともに、出力部OutADDから非階調電圧群Gnonを出力する。出力部out1乃至out32から出力された階調電圧群G1乃至G32はセレクタ83の入力部In1乃至In32に入力されるが、出力部OutADDから出力された非階調電圧群Gnonは、セレクタ83には入力されないことに再度注意されたい。また、画像信号処理回路82には、"011110"の画像信号Siが入力される。この画像信号Siの最下位ビットは"0"であるため、画像信号処理回路82は、第1の出力部82bから、入力された画像信号Siと同じビットパター

ン"011110"を有する出力信号Si,を出力し、第2の出力部82cから '0'の切替制御信号Sc2を出力する。出力信号Si,が表すビットパターン "011110"のうち、上位5ビットFHBのビットパターン '01111'を表す信号Sf,がセレクタ83に入力される。セレクタ83は、32個の入力部In1乃至In32のうち、上位5ビットのビットパターン '01111'に対応した入力部In16を選択する。従って、セレクタ83は、選択された入力部In16に入力された階調電圧群G16を出力部83aから出力する。階調電圧群G16は、図9に示すように、奇数階調期間Poにおいては階調電圧V31であるため、セレクタ83は、奇数階調期間Poがら偶数階調期間Peに移行すると、階調電圧群G16は階調電圧V31から階調電圧V32に変化するため、セレクタ83は、階調電圧V32を出力部83aから出力する。

[0131]

また、画像信号処理回路 8 2 の第 2 の出力部 8 2 c から出力された切替制御信号 S c は '0' であるため、接続切替部 8 4 はセレクタ 8 3 側に閉じられる。従って、階調電圧群出力手段 8 0 0 の出力部 Out ADD から出力された非階調電圧群 G nonはスイッチ 8 5 に供給されないが、セレクタ 8 3 から出力された階調電圧群 G 1 6 がスイッチ 8 5 に供給される。

[0132]

また、画像信号処理回路82から出力された出力信号Si、は"011110"であるため、最下位ビット信号SIsb'は'0'である。従って、スイッチ85は、階調電圧群出力期間Pvのうち奇数階調期間Poは閉じた状態であるが、偶数階調期間Peは開いた状態になる。この結果、奇数階調期間Poにセレクタ83が出力した階調電圧V31はスイッチ85を経由して映像ライン5に供給されるが、一方、偶数階調期間Peにセレクタ83が出力した階調電圧V32は、スイッチ85が開いているため映像ライン5には供給されない。従って、画像信号Siが"011110"の場合、セレクタ83は階調電圧V31とV32との両方を出力するが、映像ライン5には階調電圧V31のみが供給される。この映像ライン5に供給された階調電圧V31は、ソースドライバ4を経由して選択期

間Psの間にソースバスBsに供給される。従って、階調電圧V31は、ソースバスBsの選択期間Psの間にソースバスBsに供給される。このソースバスBsに供給された階調電圧V31は、ゲートバスBgにより選択されている表示部2の画素に供給される。この階調電圧V31は、上述したように、理想階調電圧に一致しているため、表示部2は良好な画質を有する画像を表示することができる。

[0133]

上記の説明では、4つのフレーム期間F1乃至F4のうちの最初のフレーム期間F1における階調電圧出力装置6の動作について説明したが、次のフレーム期間F2の階調電圧出力装置6の動作も、同様に説明することができ、表示部2は良好な画質を有する画像を表示することができる。

[0134]

次に、後半のフレーム期間F3及びF4について考察する。画像信号処理回路 82には、前半のフレーム期間F1及びF2と同様に、"011110"の画像 信号Siが入力される。従って、セレクタ83は入力部Out16を選択する。但 し、図9に示すように、階調電圧群出力手段800が後半のフレーム期間F3及 びF4の奇数階調期間Pοに出力する電圧は、前半のフレーム期間F1及びF2 の奇数階調期間Poに出力する電圧と同じであるが、一方、階調電圧群出力手段 800が後半のフレーム期間F3及びF4の偶数階調期間Peに出力する電圧は 、前半のフレーム期間F1及びF2の偶数階調期間Peに出力する電圧とは異な る。つまり、セレクタ83は、前半のフレーム期間F1及びF2では階調電圧V 31とV32とを出力していたが、後半のフレーム期間F3及びF4では階調電 **圧V31と階調電圧V30'とを出力することになる。しかしながら、スイッチ** 85に供給される信号Slsb'は、前半のフレーム期間F1及びF2と同様に' 0'であるため、偶数階調期間 P e においてスイッチ 8 5 は開いている。従って 、階調電圧V31は映像ライン5に出力されるが、階調電圧V30′は映像ライ ン5には出力されない。従って、表示部2には、画像信号"011110"が表 す階調電圧V31が供給される。この階調電圧V31は、上述したように、理想 階調電圧に一致しているため、後半のフレーム期間F3及びF4においても、表

示部2は良好な画質を有する画像を表示することができる。

[0135]

従って、連続する4フレーム期間F1乃至F4に渡って、表示部2は良好な画質を有する画像を表示することができる。尚、前半の2つのフレーム期間F1及びF2が本発明にいう1つの又は幾つかのフレーム期間に相当し、後半の2つのフレーム期間F3及びF4が本発明にいう残りのフレーム期間に相当する。

[0136]

上記の説明では、画像信号"011110"について説明したが、最下位ビットがビットパターン"0"を有する他の画像信号"xxxxx0"(xは'0'又は'1')についても、セレクタ83が選択する入力部が異なるだけで、その他の動作は、画像信号"011110"の場合と同様に説明できる。

[0137]

(2)表示部2に画像信号Si"011111"が表す画像を表示する場合 【0138】

この場合、階調電圧出力装置6は、4つのフレーム期間F1乃至F4の各々において、以下のように動作する。

[0139]

先ず、4つのフレーム期間F1乃至F4のうちの最初のフレーム期間F1において、階調電圧群出力手段800の出力部のut 1 乃至out 3 2 から階調電圧群G 1 乃至G 3 2 がセレクタ83の入力部In1乃至In3 2 に入力される。また、画像信号処理回路82には、"011111"の画像信号Siが入力される。画像信号処理回路82は、第1の出力部82bから、入力された画像信号Siと同じビットパターン"01111"を有する出力信号Si,を出力し、第2の出力部82cから、'0'の切替制御信号Sc2を出力する。出力信号Si'が表すビットパターン"01111"のうち、上位5ビットFHBのビットパターン'01111'を表す信号Sf'がセレクタ83に入力される。セレクタ83は、32個の入力部In1乃至In32のうち、上位5ビットのビットパターン'01111'に対応した入力部In16を選択する。従って、セレクタ83は、図9に示すように、奇数階調期間Peに階調電圧V31を出力し、一方、偶数階調期間Pe

に階調電圧V32を出力する。

[0140]

また、画像信号処理回路82の第2の出力部82cから出力された切替制御信号Scは'0'であるため、接続切替部84はセレクタ83側に閉じられる。従って、階調電圧群出力手段800の出力部OutADDから出力された非階調電圧群Gnonはスイッチ85に供給されないが、セレクタ83から出力された階調電圧群G16がスイッチ85に供給される。

[0141]

また、画像信号処理回路82から出力された出力信号Si'は"011111 "であるため、最下位ビット信号 S 1sb'は'1'である。従って、スイッチ 8 5は、奇数階調期間Ро及び偶数階調期間Реに渡って閉じた状態になる。この 結果、セレクタ83から出力された階調電圧V31がスイッチ85を経由して映 像ライン5に供給された後、階調電圧V32も映像ライン5に供給される。この 映像ライン5に供給された階調電圧V31及びV32は、ソースドライバ4を経 由して選択期間Psの間にソースバスBsに供給される。図9を参照しながら説 明したように、これら階調電圧V31及びV32は、ソースバスBsの選択期間 Psに対応する階調電圧群出力期間Pvに、階調電圧群出力手段800から出力 される。従って、ソースバスBsの選択期間Psの間に、階調電圧V31とV3 2との両方がソースバスBsに供給される。このソースバスBsに供給された階 調電圧V31及びV32は、ゲートバスBgにより選択されている表示部2の画 素に供給される。この画素には、階調電圧V31及びV32のうち、最初に階調 電圧V31が供給されるが、続いて階調電圧V32が供給される。従って、表示 部2には最終的に階調電圧V32が供給される。この階調電圧V32は、上述し たように、理想階調電圧V32iに一致しているため、表示部2は良好な画質を 有する画像を表示することができる。

[0142]

上記の説明では、4つのフレーム期間F1乃至F4のうちの最初のフレーム期間F1における階調電圧出力装置6の動作について説明したが、次のフレーム期間F2の階調電圧出力装置6の動作も、同様に説明することができ、表示部2は

良好な画質を有する画像を表示することができる。

[0143]

次に、後半のフレーム期間F3及びF4について考察する。画像信号処理回路 82には、前半のフレーム期間F1及びF2と同様に、"01111"の画像 信号Siが入力される。但し、後半のフレーム期間F3及びF4では、前半のフ レーム期間F1及びF2とは異なり、"01111"の画像信号Siに'10 'が加算されるため、画像信号処理回路82の出力部82bから、'10000 1'の出力信号Si'が出力される。従って、出力信号Si'が表すビットパタ ーン "100001" のうち、上位5ビットFHBのビットパターン '1000 0'を表す信号Sf'がセレクタ83に入力される。セレクタ83は、32個の 入力部In1乃至In32のうち、上位5ビットのビットパターン'10000'に 対応した入力部In17を選択する。従って、セレクタ83は、前半のフレーム期 間F1及びF2では入力部In16を選択していたが、後半のフレーム期間F3及 びF4では、入力部In17を選択することになる。しかしながら、図9に示すよ うに、階調電圧群出力手段800は、後半のフレーム期間F3及びF4では、偶 数階調期間 Peに出力する電圧は、奇数階調期間 Poに出力する電圧よりも AV だけ大きい。このため、出力部Out 17が後半のフレーム期間F3及びF4に出 力する階調電圧群G17′は、図9に示すように、階調電圧V33及びV32′ である。従って、セレクタ83は、奇数階調期間Poに階調電圧V33を出力す るが、偶数階調期間Peに階調電圧V32′を出力する。

[0144]

また、画像信号処理回路82の第2の出力部82cから'0'の切替制御信号 Scが出力される。従って、接続切替部84はセレクタ83側に閉じられ、この 結果、階調電圧群出力手段800の出力部OutADDから出力された混合電圧群 Gmi x2はスイッチ85に供給されないが、セレクタ83から出力された階調電圧群 G17'がスイッチ85に供給される。

[0145]

また、画像信号処理回路82から出力された出力信号Si'は"100001"であるため、最下位ビット信号SIsb'は'1'である。従って、スイッチ8

5は、奇数階調期間Po及び偶数階調期間Peに渡って閉じた状態になる。この結果、セレクタ83から出力された階調電圧V33がスイッチ85を経由して映像ライン5に供給された後、階調電圧V32、も映像ライン5に供給される。この映像ライン5に供給された階調電圧V33及びV32、は、ソースドライバ4を経由して選択期間Psの間にソースバスBsに供給される。図9を参照しながら説明したように、これら階調電圧V33及びV32、は、ソースバスBsの選択期間Psに対応する階調電圧群出力期間Pvに、階調電圧群出力手段800から出力される。従って、ソースバスBsの選択期間Psの間に、階調電圧V33とV32、との両方がソースバスBsに供給される。このソースバスBsに供給された階調電圧V33及びV32、は、ゲートバスBgにより選択されている表示部2の画素に供給される。この画素には、階調電圧V33及びV32、が供給される。そのうち、最初に階調電圧V33が供給されるが、続いて階調電圧V32、が供給される。この階調電圧V32、が供給される。この階調電圧V32、は、上述したように、理想階調電圧V32 i に一致しているため(図9参照)、表示部2は良好な画質を有する画像を表示することができる。

[0146]

映像ライン5に供給された階調電圧V32'は、ソースドライバ4を経由して表示部2に供給される。この階調電圧V32'は、階調電圧V32と同様に、理想階調電圧V32iに一致した電圧である。

[0147]

従って、連続する4フレーム期間F1乃至F4に渡って、表示部2は良好な画質を有する画像を表示することができる。

[0148]

(3)表示部2に画像信号Si "00001"が表す画像を表示する場合 【0149】

この場合、階調電圧出力装置 6 は、4 つのフレーム期間 F 1 乃至 F 4 の各々において、以下のように動作する。

[0150]

先ず、4つのフレーム期間F1乃至F4のうちの最初のフレーム期間F1にお

いて、階調電圧群出力手段 8 0 0 の出力部out 1 乃至out 3 2 から階調電圧群G 1 乃至G 3 2 がセレクタ 8 3 の入力部In 1 乃至In 3 2 に入力される。また、画像信号処理回路 8 2 には、"0 0 0 0 0 1"の画像信号 S i が入力される。画像信号処理回路 8 2 は、第 1 の出力部 8 2 b から、入力された画像信号 S i と同じビットパターン"0 0 0 0 0 1"を有する出力信号 S i を出力し、第 2 の出力部 8 2 c から、'0'の切替制御信号 S c 2 を出力する。出力信号 S i が表すビットパターン"0 0 0 0 0 1"のうち、上位 5 ビット F H B のビットバターン'0 0 0 0 0'を表す信号 S f'がセレクタ 8 3 に入力される。セレクタ 8 3 は、3 2 個の入力部In 1 乃至In 3 2 のうち、上位 5 ビットのビットパターン'0 0 0 0 0'に対応した入力部In 1 を選択する。従って、セレクタ 8 3 は、図 9 に示すように、奇数階調期間 P o に階調電圧 V 1 (本発明にいう最大階調電圧に相当する)を出力し、一方、偶数階調期間 P e に階調電圧 V 2 を出力する。

[0151]

また、画像信号処理回路82の第2の出力部82cから出力された切替制御信号Scは'0'であるため、接続切替部84はセレクタ83側に閉じられる。従って、階調電圧群出力手段800の出力部OutADDから出力された非階調電圧群Gnonはスイッチ85に供給されないが、セレクタ83から出力された階調電圧群G16がスイッチ85に供給される。

[0152]

また、画像信号処理回路82から出力された出力信号Si,は"000001"であるため、最下位ビット信号SIsb'は'1'である。従って、スイッチ85は、奇数階調期間Po及び偶数階調期間Peに渡って閉じた状態になる。この結果、セレクタ83から出力された階調電圧V1がスイッチ85を経由して映像ライン5に供給された後、階調電圧V2も映像ライン5に供給される。この映像ライン5に供給された階調電圧V1及びV2は、ソースドライバ4を経由して選択期間Psの間にソースバスBsに供給される。図9を参照しながら説明したように、これら階調電圧V1及びV2は、ソースバスBsの選択期間Psに対応する階調電圧群出力期間Pvに、階調電圧群出力手段800から出力される。従って、ソースバスBsの選択期間Psの間に、階調電圧V1とV2との両方がソー

スバスBsに供給される。このソースバスBsに供給された階調電圧V1及びV2は、ゲートバスBgにより選択されている表示部2の画素に供給される。この画素には、階調電圧V1及びV2のうち、最初に階調電圧V1が供給されるが、続いて階調電圧V2が供給される。従って、表示部2には最終的に階調電圧V2が供給される。

[0153]

上記の説明では、4つのフレーム期間F1乃至F4のうちの最初のフレーム期間F1における階調電圧出力装置6の動作について説明したが、次のフレーム期間F2の階調電圧出力装置6の動作も、同様に説明することができ、表示部2には階調電圧V2が供給される。

[0154]

但し、表示部 2 に供給される階調電圧 V 2 は、図 9 に示すように、理想階調電 E V 2 i L 1 2 i 2 2 2 i 2 2 2 i 2 2 i 2 2 i 2 2 i 2 2 i 2 2 i 2

[0155]

画像信号処理回路82には、"000001"の画像信号Siが入力される。但し、後半のフレーム期間F3及びF4では、前半のフレーム期間F1及びF2とは異なり、"000001"の画像信号Siに'10'が加算されるため、画像信号処理回路82の出力部82bから、'000011'の出力信号Si'が出力される。従って、出力信号Si'が表すビットパターン"000011"のうち、上位5ビットFHBのビットパターン'00001'を表す信号Sf'がセレクタ83に入力される。セレクタ83は、32個の入力部In1乃至In32のうち、上位5ビットのビットパターン'00001'に対応した入力部In2を選択する。従って、セレクタ83は、前半のフレーム期間F1及びF2では入力部In1を選択していたが、後半のフレーム期間F3及びF4では、入力部In2を選

択することになる。しかしながら、図9に示すように、階調電圧群出力手段800は、後半のフレーム期間F3及びF4では、偶数階調期間Peに出力する電圧は、奇数階調期間Poに出力する電圧よりもΔVだけ大きい。このため、出力部0ut2が後半のフレーム期間F3及びF4に出力する階調電圧群G2'は、図9に示すように、階調電圧V3及びV2'である。従って、セレクタ83は、奇数階調期間Poに階調電圧V3を出力するが、偶数階調期間Peに階調電圧V2'を出力する。

[0156]

また、画像信号処理回路82の第2の出力部82cから'0'の切替制御信号 Scが出力される。従って、接続切替部84はセレクタ83側に閉じられ、この 結果、階調電圧群出力手段800の出力部OutADDから出力された混合電圧群Gmi x2はスイッチ85に供給されないが、セレクタ83から出力された階調電圧群 G2'(階調電圧V3及びV2')がスイッチ85に供給される。

[0157]

また、画像信号処理回路82から出力された出力信号Si,は"000011"であるため、最下位ビット信号S1sb'は'1'である。従って、スイッチ85は、奇数階調期間Po及び偶数階調期間Peに渡って閉じた状態になる。この結果、セレクタ83から出力された階調電圧V3がスイッチ85を経由して映像ライン5に供給された後、階調電圧V2'も映像ライン5に供給される。この映像ライン5に供給された階調電圧V3及びV2'は、ソースドライバ4を経由して選択期間Psの間にソースバスBsに供給される。図9を参照しながら説明したように、これら階調電圧V3及びV2'は、ソースバスBsの選択期間Psに対応する階調電圧群出力期間Pvに、階調電圧群出力手段800から出力される。従って、ソースバスBsの選択期間Psの間に、階調電圧V3とV2'との両方がソースバスBsに供給される。このソースバスBsに供給された階調電圧V3及びV2'は、ゲートバスBgにより選択されている表示部2の画素に供給される。この画素には、階調電圧V3次びV2'のうち、最初に階調電圧V3が供給されるが、続いて階調電圧V2'が供給される。従って、表示部2には最終的に階調電圧V2'が供給される。

[0158]

この表示部 2 に供給される階調電圧 V 2 'は、図 9 に示すように、理想階調電 E V 2 i よりも Δ V 2 一だけ小さい。即ち、階調電圧 V 2 'は、理想階調電圧 V 2 i に一致していない。

[0159]

しかしながら、図8に示す階調電圧出力装置6は、上記のように、前半の2つのフレーム期間F1及びF2では階調電圧V2を出力し、一方、後半の2つのフレーム期間F3及びF4では階調電圧V2'を出力している。図9に示すように、この階調電圧V2は、理想階調電圧V2iよりも△V2⁺だけ大きいが、一方、階調電圧V2'は理想階調電圧V2iよりも△V2⁻だけ小さい。従って、4つのフレーム期間F1乃至F4の全体で考えると、表示部2には、階調電圧V2とV2'とを平均した平均電圧V2m(図9参照)が実質的に供給されていると考えることができる。この平均電圧V2mは、理想階調電圧V2iに一致してはいないが、平均電圧V2mと理想階調電圧V2iとの差は、階調電圧V2及びV2'と理想階調電圧V2iとの差よりも小さい。従って、表示部2に階調電圧V2又はV2'のみを供給する場合と比較して、表示部2を見るユーザは、より高品質の画像を認識することができる。

[0160]

また、上記の説明では、最下位ビットが '1'である画像信号Siとして、2つの画像信号Si"011111"及び"00001"を取り上げて説明したが、その他の画像信号Si"xxxxxx1"についても、同様に考えることができる。但し、画像信号Siが"11111"の場合は、階調電圧出力装置 6は、上記の説明とはやや異なる動作をする。以下に、画像信号Siが"111111"の場合の階調電圧出力装置 6の動作について説明する。

[0161]

4つのフレーム期間F1乃至F4のうち、前半の2つのフレーム期間F1及びF2については、上記の画像信号"011111"及び"00001"の場合と同様に考えることができる。即ち、セレクタ83は、階調電圧群出力手段800出力部Out1乃至Out32のうち、画像信号"111111"の上位5ビット

FHBのビットパターン"11111"に対応する出力部Out32を選択する。 従って、階調電圧出力装置6は、前半の2つのフレーム期間F1及びF2につい ては、階調電圧V63及びV64を出力し、この階調電圧V63及びV64が映 像ライン5に供給される。

[0162]

この映像ライン5に供給された階調電圧 V 6 3 及び V 6 4 は、ソースドライバ 4 を経由して選択期間 P s の間にソースバス B s に供給される。このソースバス B s に供給された階調電圧 V 6 3 及び V 6 4 は、ゲートバス B g により選択されている表示部 2 の画素に供給される。この画素には、階調電圧 V 6 3 及び V 6 4 のうち、最初に階調電圧 V 6 3 が供給されるが、続いて階調電圧 V 6 4 が供給される。従って、表示部 2 には最終的に階調電圧 V 6 4 が供給される。但し、表示部 2 に供給される階調電圧 V 6 4 は、図 9 に示すように、理想階調電圧 V 6 4 i よりも Δ V 6 4 + だけ大きいことに注意されたい。即ち、階調電圧 V 6 4 は、理想階調電圧 V 6 4 i に一致していない。従って、表示部 2 が実際に表示する画像の品質は、表示部 2 に理想階調電圧 V 6 4 i が供給されたときにその表示部 2 が表示する画像の品質よりも劣る。そこで、図 8 に示す階調電圧出力装置 6 では、表示部 2 が表示する画像の品質を向上させるために、後半のフレーム期間 F 3 及び F 4 において、以下のように動作する。

[0163]

画像信号処理回路 8 2 には、"111111"の画像信号Siが入力される。但し、画像信号処理回路 8 2 は、後半のフレーム期間F3及びF4では、前半のフレーム期間F1及びF2とは異なり、入力された画像信号Si"111111"に '10'が加算された7ビットの信号 "100001"を生成する。この7ビットの信号 "100001"のうち、最上位ビット '1'が切替制御信号Scとして第2の出力部82cから出力され、残りの上位6ビット '100000'が出力信号Si'として第1の出力部82bから出力される。出力信号Si'が表すビットパターン "100000"のうち、上位5ビットFHB '1000'を表す信号Sf'がセレクタ83に供給され、最下位ビットLSB'0'を表す信号Slsb'がスイッチ85に供給される。また、切替制御信号Scは接

続切替部84に供給される。この切替制御信号Scは'1'であるため、接続切替部84はセレクタ83側ではなく、階調電圧群出力手段800の出力部OutADD側に閉じる。従って、セレクタ83が出力する電圧ではなく、階調電圧群出力手段800の出力部OutADDが出力した混合電圧群Gmix2がスイッチ85に供給される。

[0164]

混合電圧群Gmix2は、図9に示すように、奇数階調期間Poにおいては非階調電圧Vn2であるため、階調電圧群出力手段800の出力部OutADDは、奇数階調期間Poの間、スイッチ85に非階調電圧Vn2を出力する。一方、奇数階調期間Poから偶数階調期間Peに移行すると、混合電圧群Gmix2は非階調電圧Vn2から階調電圧V64'に変化するため、階調電圧群出力手段800の出力部OutADDは、スイッチ85に階調電圧V64'を出力する。

[0165]

また、画像信号処理回路82から出力された出力信号Si'は"000001"であるため、最下位ビット信号SIsb'は'1'である。従って、スイッチ85は、奇数階調期間Po及び偶数階調期間Peに渡って閉じた状態になる。この結果、階調電圧群出力手段800の出力部OutADDから出力された非階調電圧Vn2がスイッチ85を経由して映像ライン5に供給された後、階調電圧V64'も映像ライン5に供給される。この映像ライン5に供給された非階調電圧Vn2及び階調電圧V64'は、ソースドライバ4を経由して選択期間Psの間にソースバスBsに供給される。従って、ソースバスBsの選択期間Psの間に、非階調電圧Vn2と階調電圧V64'との両方がソースバスBsに供給される。このソースバスBsに供給された非階調電圧Vn2及び階調電圧V64'は、ゲートバスBgにより選択されている表示部2の画素に供給される。この画素には、非階調電圧Vn2及び階調電圧V64'のうち、最初に非階調電圧Vn2が供給されるが、続いて階調電圧V64'が供給される。従って、表示部2には最終的に階調電圧V64'が供給される。

[0166]

この表示部2に供給される階調電圧V64'は、図9に示すように、理想階調

電圧V64iよりも $\Delta V64$ 一だけ小さい。即ち、階調電圧V641 は、理想階調電圧V64iに一致していない。

[0167]

しかしながら、図8に示す階調電圧出力装置6は、上記のように、前半の2つ のフレーム期間F1及びF2では階調電圧V64を出力し、一方、後半の2つの フレーム期間F3及びF4では階調電圧V64'を出力している。図9に示すよ うに、階調電圧V64は、理想階調電圧V64iよりも△V64⁺だけ大きいが 、一方、階調電圧V64'は理想階調電圧V64iよりも ΔV64 一だけ小さい 。従って、4つのフレーム期間F1乃至F4の全体で考えると、表示部2には、 階調電圧V64とV64'とを平均した平均電圧V64mが実質的に供給されて いると考えることができる。平均電圧V64mは階調電圧V64′に依存する値 であるため、この階調電圧V64、を適正値に設定することによって、平均電圧 V64mを理想階調電圧V64iに一致させることができる。階調電圧V64' は、抵抗チェーン81の抵抗R32の抵抗値及び非階調電圧Vn2の電圧値に依 存するため、抵抗R32の抵抗値及び非階調電圧Vn2の電圧値を調整すること によって、平均電圧V64mを理想階調電圧V64iに一致させることができる 。この場合、非階調電圧Vn2の値は、階調電圧V64'が上記適正値に設定さ れるように選択されるため、非階調電圧Vn2の値は自由に選択できる値ではな い。しかしながら、非階調電圧Vn2は、階調電圧として使用される電圧ではな いため、非階調電圧 V n 2 がどのような値に選択されても、表示部 2 が表示する 画像の品質には影響しないことに注意されたい。

[0168]

図8に示す階調電圧出力装置6では、'1'の最下位ビットを有する画像信号 Siが表す画像を表示する場合、セレクタ83は、前半のフレーム期間F1及びF2と後半のフレーム期間F3及びF4とで、選択する入力部In1乃至In32を変更している。特に、画像信号Si"111111"が表す画像を表示する場合、接続切替部84は、スイッチ85がセレクタ83の出力部83aに接続されるか又は階調電圧群出力手段800の出力部OutADDに接続されるかを、前半のフレーム期間F1及びF2と後半のフレーム期間F3及びF4とで切り替えている。

このようにセレクタ83及び切替接続部84を動作させることによって、表示部 2に64階調の画像を高品質で表示することが可能となる。

[0169]

以上説明したように、図8に示す階調電圧出力装置6を使用することによって、表示部2に64階調の画像を高品質で表示することができるが、階調電圧群出力手段800が有する出力部は33個で済む。従って、階調電圧群出力手段800の小型化が図られる。

[0170]

また、セレクタ83が有する入力部In1乃至In32は32個であるため、セレクタ83が入力部In1乃至In32の切替えに必要とするスイッチの数も32個で済み、セレクタ83の小型化が図られる。

[0171]

また、第3実施形態では、階調電圧群出力手段800が出力する電圧群G1乃至G32等は前半の2つのフレーム期間F1及びF2に出力され、電圧群G2、乃至G32、等は後半の2つのフレーム期間F3及びF4に出力されている。即ち、階調電圧群出力手段800は、電圧群G1乃至G32等及び電圧群G2、乃至G32、等を、2つのフレーム期間毎に交互に出力している。しかしながら、階調電圧群出力手段800が出力する電圧群G1乃至G32等及び電圧群G2、乃至G32、等は、例えば、1フレーム期間毎に交互に出力されたり、3つ以上のフレーム期間毎に交互に出力されたり、3つ以上のフレーム期間毎に交互に出力されてもよい。

[0172]

尚、上記の3つの実施形態の階調電圧出力装置6(図2、図4及び図8参照)では、階調電圧群出力期間Pvにおいて、選択奇数レベルの階調電圧V2n-1を最初に出力し、次に偶数レベルの階調電圧V2nを出力している(図3、図6及び図9参照)。しかしながら、偶数レベルの階調電圧V2nを最初に出力し、次に奇数レベルの階調電圧V2n-1を出力してもよい。

[0173]

また、上記の3つの実施形態の階調電圧出力装置6が有する階調電圧群出力手段600、700及び800は、1つの出力部Outから、階調電圧出力期間Pv

に2つの階調電圧を出力している。しかしながら、本発明では、1つの出力部Outから3つ以上の階調電圧を出力することも可能である。この場合、階調電圧出力装置6の更なる小型化を図ることが可能となる。

[0174]

【発明の効果】

以上説明したように、本発明によれば、小型化が図られた階調電圧出力装置が 得られる。

【図面の簡単な説明】

- 【図1】 液晶表示装置1の概略ブロック図である。
- 【図2】 図1に示す液晶表示装置1が備えている階調電圧出力装置6の概略構成図である。
- 【図3】 階調電圧群出力手段600の出力部0ut1乃至0ut32から出力される階調電圧群G1乃至G32を示すグラフである。
- 【図4】 本発明の第2実施形態の階調電圧出力装置6を示す概略構成図である。
- 【図5】 図4に示す基準電圧群出力段701の個の基準電圧群出力部OutA 乃至OutIが出力する基準電圧群Ga乃至Giを示すグラフである。
- 【図6】 階調電圧群出力手段700の4つの出力部0ut1乃至0ut4それぞれから出力される階調電圧群の一例を示すグラフである。
 - 【図7】 表示部2のV-T特性を表すV-T曲線Cを示す図である。
 - 【図8】 本発明の第3実施形態の階調電圧出力装置6の概略構成図である
- 【図9】 階調電圧群出力手段800の出力部Out 1 乃至Out 3 2 及び出力部Out ADDから出力される電圧を示すグラフである。


【符号の説明】

- 1 液晶表示装置
- 2 表示部
- 3 ゲートドライバ
- 4 ソースドライバ


特願2002-382426

ページ: 59/E

- 5 映像ライン
- 6 電圧出力装置
- 60、70、80 電源回路
- 61、71、73、81 抵抗チェーン
- 62、72、74、83 セレクタ
- 63、75、85 スイッチ
- 82 画像信号処理回路
- 82a 入力部
- 82b、82c 出力部
- 8 4 接続切替部
- 600、700、800 階調電圧群出力手段
- 701 基準電圧群出力段











【図3】











【図5】







【図6】














【図9】







【書類名】

要約書

【要約】

【課題】 小型化が図られた階調電圧出力装置を提供する。

【解決手段】 画像信号Siが入力されることにより、階調電圧を出力する階調電圧出力装置6が、複数の階調電圧を有する階調電圧群を出力する階調電圧群出力部であって、ソースバスBsの選択期間に対応する階調電圧群出力期間Pvに複数の階調電圧を順次に出力する階調電圧群出力部を複数有する階調電圧群出力手段600と、複数の階調電圧群出力部Out1乃至Out32から出力された階調電圧群G1乃至G32が入力される複数の階調電圧群入力部In1乃至In32を有し、複数の階調電圧群入力部In1乃至In32を有し、複数の階調電圧群入力部In1乃至In32の各々に入力された階調電圧群G1乃至G32を切替自在に選択し、選択した階調電圧群を出力するセレクタ62と、セレクタ62が出力した階調電圧群が有する複数の階調電圧のうち、階調電圧出力装置が出力すべき階調電圧を選択するスイッチ63とを備える。

【選択図】

図 2



特願2002-382426

ページ: 1/E

認定・付加情報

特許出願の番号

特願2002-382426

受付番号

5 0 2 0 1 9 9 2 9 3 4

書類名

特許願

担当官

第七担当上席

0 0 9 6

作成日

平成15年 1月 6日

<認定情報・付加情報>

【提出日】

平成14年12月27日

次頁無

出証特2003-3086817



4

特願2002-382426

出願人履歴情報

識別番号

[590000248]

1. 変更年月日 1998年 7月21日 [変更理由] 名称変更

住 所 オランダ国 アインドーフェン フルーネヴァウツウエッハ

1

氏 名 コーニンクレッカ フィリップス エレクトロニクス エヌ

ヴィ

2. 変更年月日 1998年 8月 3日

[変更理由] 住所変更

住 所 オランダ国 5621 ベーアー アインドーフェン フルー

ネヴァウツウェッハ 1

氏 名 コーニンクレッカ フィリップス エレクトロニクス エヌ

ヴィ

入